bb.tan.rpt

多功能电子钟

; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same As Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                         ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; SW[2]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; CLOCK_50        ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; SW[0]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; SW[1]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'SW[2]'                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+---------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                ; To                ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 210.93 MHz ( period = 4.741 ns )                    ; clock:inst|s1[3]    ; clock:inst|h1[3]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.218 ns                ;
; N/A                                     ; 211.19 MHz ( period = 4.735 ns )                    ; clock:inst|m1[4]    ; clock:inst|h1[3]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.211 ns                ;
; N/A                                     ; 213.63 MHz ( period = 4.681 ns )                    ; clock:inst|s1[3]    ; clock:inst|m1[6]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.157 ns                ;
; N/A                                     ; 214.59 MHz ( period = 4.660 ns )                    ; clock:inst|m1[3]    ; clock:inst|h1[3]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.136 ns                ;
; N/A                                     ; 215.10 MHz ( period = 4.649 ns )                    ; clock:inst|s1[3]    ; clock:inst|h1[2]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.126 ns                ;
; N/A                                     ; 215.15 MHz ( period = 4.648 ns )                    ; clock:inst|m1[6]    ; clock:inst|h1[3]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.124 ns                ;
; N/A                                     ; 215.38 MHz ( period = 4.643 ns )                    ; clock:inst|m1[4]    ; clock:inst|h1[2]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.119 ns                ;
; N/A                                     ; 215.80 MHz ( period = 4.634 ns )                    ; clock:inst|s1[0]    ; clock:inst|h1[3]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.111 ns                ;
; N/A                                     ; 216.68 MHz ( period = 4.615 ns )                    ; clock:inst|s1[3]    ; clock:inst|h1[4]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.091 ns                ;
; N/A                                     ; 216.97 MHz ( period = 4.609 ns )                    ; clock:inst|m1[4]    ; clock:inst|h1[4]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.084 ns                ;
; N/A                                     ; 218.63 MHz ( period = 4.574 ns )                    ; clock:inst|s1[0]    ; clock:inst|m1[6]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.050 ns                ;
; N/A                                     ; 218.91 MHz ( period = 4.568 ns )                    ; clock:inst|m1[3]    ; clock:inst|h1[2]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.044 ns                ;
; N/A                                     ; 219.49 MHz ( period = 4.556 ns )                    ; clock:inst|m1[6]    ; clock:inst|h1[2]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 219.68 MHz ( period = 4.552 ns )                    ; clock:inst|s1[3]    ; clock:inst|h1[5]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.028 ns                ;
; N/A                                     ; 219.97 MHz ( period = 4.546 ns )                    ; clock:inst|m1[4]    ; clock:inst|h1[5]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.021 ns                ;
; N/A                                     ; 220.17 MHz ( period = 4.542 ns )                    ; clock:inst|s1[0]    ; clock:inst|h1[2]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.019 ns                ;
; N/A                                     ; 220.36 MHz ( period = 4.538 ns )                    ; clock:inst|s1[3]    ; clock:inst|m1[4]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.014 ns                ;
; N/A                                     ; 220.56 MHz ( period = 4.534 ns )                    ; clock:inst|m1[3]    ; clock:inst|h1[4]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.009 ns                ;
; N/A                                     ; 220.70 MHz ( period = 4.531 ns )                    ; clock:inst|m1[3]    ; clock:inst|m1[6]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.006 ns                ;
; N/A                                     ; 220.75 MHz ( period = 4.530 ns )                    ; clock:inst|m1[0]    ; clock:inst|h1[3]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 4.005 ns                ;
; N/A                                     ; 221.14 MHz ( period = 4.522 ns )                    ; clock:inst|m1[6]    ; clock:inst|h1[4]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 3.997 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; clock:inst|s2[7]    ; clock:inst|m2[5]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 3.983 ns                ;
; N/A                                     ; 221.83 MHz ( period = 4.508 ns )                    ; clock:inst|s1[0]    ; clock:inst|h1[4]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 3.984 ns                ;
; N/A                                     ; 222.02 MHz ( period = 4.504 ns )                    ; clock:inst|s1[3]    ; clock:inst|m1[2]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 3.979 ns                ;
; N/A                                     ; 222.87 MHz ( period = 4.487 ns )                    ; clock:inst|s1[4]    ; clock:inst|h1[3]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 3.963 ns                ;
; N/A                                     ; 222.97 MHz ( period = 4.485 ns )                    ; clock:inst|s1[6]    ; clock:inst|h1[3]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 3.962 ns                ;
; N/A                                     ; 223.11 MHz ( period = 4.482 ns )                    ; clock:inst|s2[4]    ; clock:inst|m2[5]  ; SW[2]      ; SW[2]    ; None                        ; None                      ; 3.956 ns                ;