a.vhd

来自「altera公司的FPGA的一些开发用的VHDL的源代码用于学习」· VHDL 代码 · 共 7 行

LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
entity a is port(
	

);