📄 dds.fit.rpt
字号:
+----------------------------------------------------+--------------------------------+--------------------------------+
+-------------------------------------------------------------------------+
; Fitter Device Options ;
+----------------------------------------------+--------------------------+
; Option ; Setting ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off ;
; Enable device-wide reset (DEV_CLRn) ; Off ;
; Enable device-wide output enable (DEV_OE) ; Off ;
; Enable INIT_DONE output ; Off ;
; Configuration scheme ; Passive Serial ;
; Error detection CRC ; Off ;
; Reserve Data[0] pin after configuration ; As input tri-stated ;
; Reserve all unused pins ; As output driving ground ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+--------------------------+
+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/cwdds/DDS.fit.eqn.
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/cwdds/DDS.pin.
+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+------------------------------+
; Resource ; Usage ;
+---------------------------------------------+------------------------------+
; Total logic elements ; 20 / 41,250 ( < 1 % ) ;
; -- Combinational with no register ; 0 ;
; -- Register only ; 10 ;
; -- Combinational with a register ; 10 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 0 ;
; -- 3 input functions ; 9 ;
; -- 2 input functions ; 1 ;
; -- 1 input functions ; 2 ;
; -- 0 input functions ; 8 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 11 ;
; -- arithmetic mode ; 9 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 8 ;
; -- asynchronous clear/load mode ; 0 ;
; ; ;
; Total LABs ; 11 / 4,125 ( < 1 % ) ;
; Logic elements in carry chains ; 10 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 21 / 639 ( 3 % ) ;
; -- Clock pins ; 3 / 19 ( 15 % ) ;
; -- Dedicated input pins ; 0 / 90 ( 0 % ) ;
; Global signals ; 1 ;
; M512s ; 0 / 384 ( 0 % ) ;
; M4Ks ; 3 / 183 ( 1 % ) ;
; M-RAMs ; 0 / 4 ( 0 % ) ;
; Total memory bits ; 10,240 / 3,423,744 ( < 1 % ) ;
; Total RAM block bits ; 13,824 / 3,423,744 ( < 1 % ) ;
; DSP block 9-bit elements ; 0 / 112 ( 0 % ) ;
; Global clocks ; 1 / 16 ( 6 % ) ;
; Regional clocks ; 0 / 16 ( 0 % ) ;
; Fast regional clocks ; 0 / 32 ( 0 % ) ;
; SERDES transmitters ; 0 / 45 ( 0 % ) ;
; SERDES receivers ; 0 / 45 ( 0 % ) ;
; GXB receiver channels ; 0 / 20 ( 0 % ) ;
; GXB transmitter channels ; 0 / 20 ( 0 % ) ;
; Maximum fan-out node ; CLK ;
; Maximum fan-out ; 23 ;
; Total fan-out ; 106 ;
; Average fan-out ; 2.36 ;
+---------------------------------------------+------------------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK ; D16 ; 4 ; 54 ; 62 ; 3 ; 23 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; FWORD[0] ; C17 ; 9 ; 45 ; 62 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; FWORD[1] ; C19 ; 3 ; 41 ; 62 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; FWORD[2] ; A17 ; 10 ; 43 ; 62 ; 5 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; FWORD[3] ; D17 ; 9 ; 45 ; 62 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; FWORD[4] ; B17 ; 10 ; 43 ; 62 ; 4 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; FWORD[5] ; E17 ; 9 ; 45 ; 62 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; FWORD[6] ; B18 ; 3 ; 41 ; 62 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; FWORD[7] ; E18 ; 9 ; 45 ; 62 ; 5 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; FWORD[8] ; F17 ; 9 ; 45 ; 62 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; FWORD[9] ; C18 ; 10 ; 43 ; 62 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -