reg_exchange.pin

以C语言和Java语言、嵌入式开发、算法实现为主

GND*                         : B6        :        :                   :         : 4         :                
GND*                         : B7        :        :                   :         : 4         :                
oreg3[3]                     : B8        : output : LVTTL             :         : 4         : N              
NC                           : B9        :        :                   :         :           :                
NC                           : B10       :        :                   :         :           :                
ireg3[5]                     : B11       : input  : LVTTL             :         : 4         : N              
ireg1[3]                     : B12       : input  : LVTTL             :         : 9         : N              
acs_3                        : B13       : input  : LVTTL             :         : 9         : N              
ireg1[7]                     : B14       : input  : LVTTL             :         : 3         : N              
GND*                         : B15       :        :                   :         : 3         :                
acs_1                        : B16       : input  : LVTTL             :         : 3         : N              
GND*                         : B17       :        :                   :         : 3         :                
oreg1[7]                     : B18       : output : LVTTL             :         : 3         : N              
ireg0[5]                     : B19       : input  : LVTTL             :         : 3         : N              
GND*                         : B20       :        :                   :         : 3         :                
GND*                         : B21       :        :                   :         : 3         :                
GND                          : B22       : gnd    :                   :         :           :                
VCCIO5                       : C1        : power  :                   : 3.3V    : 5         :                
GND*                         : C2        :        :                   :         : 4         :                
ireg1[9]                     : C3        : input  : LVTTL             :         : 4         : N              
ireg0[9]                     : C4        : input  : LVTTL             :         : 4         : N              
GND*                         : C5        :        :                   :         : 4         :                
GND*                         : C6        :        :                   :         : 4         :                
GND*                         : C7        :        :                   :         : 4         :                
GND*                         : C8        :        :                   :         : 4         :                
ireg3[2]                     : C9        : input  : LVTTL             :         : 4         : N              
NC                           : C10       :        :                   :         :           :                
NC                           : C11       :        :                   :         :           :                
ireg3[6]                     : C12       : input  : LVTTL             :         : 9         : N              
GND*                         : C13       :        :                   :         : 9         :                
oreg2[7]                     : C14       : output : LVTTL             :         : 3         : N              
GND*                         : C15       :        :                   :         : 3         :                
GND*                         : C16       :        :                   :         : 3         :                
ireg1[0]                     : C17       : input  : LVTTL             :         : 3         : N              
GND*                         : C18       :        :                   :         : 3         :                
oreg0[8]                     : C19       : output : LVTTL             :         : 3         : N              
ireg0[7]                     : C20       : input  : LVTTL             :         : 3         : N              
oreg0[7]                     : C21       : output : LVTTL             :         : 3         : N              
VCCIO2                       : C22       : power  :                   : 3.3V    : 2         :                
oreg3[6]                     : D1        : output : LVTTL             :         : 5         : N              
GND*                         : D2        :        :                   :         : 5         :                
GND*                         : D3        :        :                   :         : 4         :                
GND*                         : D4        :        :                   :         : 4         :                
GND*                         : D5        :        :                   :         : 4         :                
GND*                         : D6        :        :                   :         : 4         :                
GND*                         : D7        :        :                   :         : 4         :                
ireg1[5]                     : D8        : input  : LVTTL             :         : 4         : N              
oreg2[4]                     : D9        : output : LVTTL             :         : 4         : N              
NC                           : D10       :        :                   :         :           :                
NC                           : D11       :        :                   :         :           :                
GND*                         : D12       :        :                   :         : 9         :                
oreg3[8]                     : D13       : output : LVTTL             :         : 3         : N              
GND*                         : D14       :        :                   :         : 3         :                
GND*                         : D15       :        :                   :         : 3         :                
acs_2                        : D16       : input  : LVTTL             :         : 3         : N              
GND*                         : D17       :        :                   :         : 3         :                
GND*                         : D18       :        :                   :         : 3         :                
GND*                         : D19       :        :                   :         : 3         :                
GND*                         : D20       :        :                   :         : 3         :                
ireg2[8]                     : D21       : input  : LVTTL             :         : 2         : N              
oreg0[6]                     : D22       : output : LVTTL             :         : 2         : N              
GND*                         : E1        :        :                   :         : 5         :                
GND*                         : E2        :        :                   :         : 5         :                
NC                           : E3        :        :                   :         :           :                
NC                           : E4        :        :                   :         :           :                
GND*                         : E5        :        :                   :         : 4         :                
GND*                         : E6        :        :                   :         : 4         :                
GND*                         : E7        :        :                   :         : 4         :                
ireg3[3]                     : E8        : input  : LVTTL             :         : 4         : N              
oreg2[2]                     : E9        : output : LVTTL             :         : 4         : N              
NC                           : E10       :        :                   :         :           :                
NC                           : E11       :        :                   :         :           :                
NC                           : E12       :        :                   :         :           :                
ireg3[8]                     : E13       : input  : LVTTL             :         : 3         : N              
ireg3[0]                     : E14       : input  : LVTTL             :         : 3         : N              
GND*                         : E15       :        :                   :         : 3         :                
GND*                         : E16       :        :                   :         : 3         :                
GND*                         : E17       :        :                   :         : 3         :                
oreg1[6]                     : E18       : output : LVTTL             :         : 3         : N              
sout0                        : E19       : output : LVTTL             :         : 2         : N              
oreg0[9]                     : E20       : output : LVTTL             :         : 2         : N              
ireg0[6]                     : E21       : input  : LVTTL             :         : 2         : N              
ireg2[7]                     : E22       : input  : LVTTL             :         : 2         : N              
GND*                         : F1        :        :                   :         : 5         :                
GND*                         : F2        :        :                   :         : 5         :                
GND*                         : F3        :        :                   :         : 5         :                
GND*                         : F4        :        :                   :         : 5         :                
GND*                         : F5        :        :                   :         : 5         :                
GND*                         : F6        :        :                   :         : 4         :                
GND*                         : F7        :        :                   :         : 4         :                
GND*                         : F8        :        :                   :         : 4         :                
ireg3[4]                     : F9        : input  : LVTTL             :         : 4         : N              
oreg2[5]                     : F10       : output : LVTTL             :         : 4         : N              
VCCG_PLL5                    : F11       : power  :                   : 1.5V    :           :                
GNDA_PLL5                    : F12       : gnd    :                   :         :           :                
VCC_PLL5_OUTA                : F13       : power  :                   : 3.3V    : 9         :                
GND*                         : F14       :        :                   :         : 3         :                
GND*                         : F15       :        :                   :         : 3         :                
GND*                         : F16       :        :                   :         : 3         :                
ireg3[9]                     : F17       : input  : LVTTL             :         : 3         : N              
ireg2[6]                     : F18       : input  : LVTTL             :         : 2         : N              
NC                           : F19       :        :                   :         :           :                
NC                           : F20       :        :                   :         :           :                
GND*                         : F21       :        :                   :         : 2         :                
GND*                         : F22       :        :                   :         : 2         :                
GND*                         : G1        :        :                   :         : 5         :                
GND*                         : G2        :        :                   :         : 5         :                
GND*                         : G3        :        :                   :         : 5         :                
GND*                         : G4        :        :                   :         : 5         :                
GND*                         : G5        :        :                   :         : 5         :                
GND                          : G6        : gnd    :                   :         :           :                
GND*                         : G7        :        :                   :         : 4         :                
ireg1[2]                     : G8        : input  : LVTTL             :         : 4         : N              
oreg3[2]                     : G9        : output : LVTTL             :         : 4         : N              
TMS                          : G10       : input  :                   :         : 4         :                
GNDG_PLL5                    : G11       : gnd    :                   :         :           :                
TEMPDIODEp                   : G12       :        :                   :         :           :                
VCCA_PLL5                    : G13       : power  :                   : 1.5V    :           :                
ireg1[6]                     : G14       : input  : LVTTL             :         : 3         : N              
GND                          : G15       : gnd    :                   :         :           :                
GND*                         : G16       :        :                   :         : 3         :                
GND                          : G17       : gnd    :                   :         :           :                
ireg0[8]                     : G18       : input  : LVTTL             :         : 2         : N              
GND*                         : G19       :        :                   :         : 2         :                
GND*                         : G20       :        :                   :         : 2         :                
GND*                         : G21       :        :                   :         : 2         :                
GND*                         : G22       :        :                   :         : 2         :                
GND*                         : H1        :        :                   :         : 5         :                
GND*                         : H2        :        :                   :         : 5         :                
GND*                         : H3        :        :                   :         : 5         :                
GND*                         : H4        :        :                   :         : 5         :                
GND                          : H5        : gnd    :                   :         :           :                
GND                          : H6        : gnd    :                   :         :           :                
GND                          : H7        : gnd    :                   :         :           :                
GND*                         : H8        :        :                   :         : 4         :                
NC                           : H9        :        :                   :         :           :                
oreg3[4]                     : H10       : output : LVTTL             :         : 4         : N              
TDO                          : H11       : output :                   :         : 4         :