test3.tan.rpt
来自「单片机和FPGA共同组成的系统」· RPT 代码 · 共 331 行 · 第 1/5 页
RPT
331 行
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; BZCLK ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; DCCLK ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'BZCLK' ;
+-----------------------------------------+-----------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[0] ; BZH:inst1|Q1[31] ; BZCLK ; BZCLK ; None ; None ; 3.284 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[0] ; BZH:inst1|Q1[27] ; BZCLK ; BZCLK ; None ; None ; 3.207 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[0] ; BZH:inst1|Q1[26] ; BZCLK ; BZCLK ; None ; None ; 3.207 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[0] ; BZH:inst1|Q1[30] ; BZCLK ; BZCLK ; None ; None ; 3.207 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[0] ; BZH:inst1|Q1[29] ; BZCLK ; BZCLK ; None ; None ; 3.207 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[0] ; BZH:inst1|Q1[28] ; BZCLK ; BZCLK ; None ; None ; 3.207 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[2] ; BZH:inst1|Q1[31] ; BZCLK ; BZCLK ; None ; None ; 3.190 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[2] ; BZH:inst1|Q1[27] ; BZCLK ; BZCLK ; None ; None ; 3.113 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[2] ; BZH:inst1|Q1[26] ; BZCLK ; BZCLK ; None ; None ; 3.113 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[2] ; BZH:inst1|Q1[30] ; BZCLK ; BZCLK ; None ; None ; 3.113 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[2] ; BZH:inst1|Q1[29] ; BZCLK ; BZCLK ; None ; None ; 3.113 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[2] ; BZH:inst1|Q1[28] ; BZCLK ; BZCLK ; None ; None ; 3.113 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[3] ; BZH:inst1|Q1[31] ; BZCLK ; BZCLK ; None ; None ; 3.109 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[1] ; BZH:inst1|Q1[31] ; BZCLK ; BZCLK ; None ; None ; 3.098 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[5] ; BZH:inst1|Q1[31] ; BZCLK ; BZCLK ; None ; None ; 3.035 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[3] ; BZH:inst1|Q1[27] ; BZCLK ; BZCLK ; None ; None ; 3.032 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[3] ; BZH:inst1|Q1[26] ; BZCLK ; BZCLK ; None ; None ; 3.032 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[3] ; BZH:inst1|Q1[30] ; BZCLK ; BZCLK ; None ; None ; 3.032 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[3] ; BZH:inst1|Q1[29] ; BZCLK ; BZCLK ; None ; None ; 3.032 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[3] ; BZH:inst1|Q1[28] ; BZCLK ; BZCLK ; None ; None ; 3.032 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[1] ; BZH:inst1|Q1[27] ; BZCLK ; BZCLK ; None ; None ; 3.021 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[1] ; BZH:inst1|Q1[26] ; BZCLK ; BZCLK ; None ; None ; 3.021 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[1] ; BZH:inst1|Q1[30] ; BZCLK ; BZCLK ; None ; None ; 3.021 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[1] ; BZH:inst1|Q1[29] ; BZCLK ; BZCLK ; None ; None ; 3.021 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[1] ; BZH:inst1|Q1[28] ; BZCLK ; BZCLK ; None ; None ; 3.021 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[7] ; BZH:inst1|Q1[31] ; BZCLK ; BZCLK ; None ; None ; 2.959 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[5] ; BZH:inst1|Q1[27] ; BZCLK ; BZCLK ; None ; None ; 2.958 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[5] ; BZH:inst1|Q1[26] ; BZCLK ; BZCLK ; None ; None ; 2.958 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[5] ; BZH:inst1|Q1[30] ; BZCLK ; BZCLK ; None ; None ; 2.958 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[5] ; BZH:inst1|Q1[29] ; BZCLK ; BZCLK ; None ; None ; 2.958 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[5] ; BZH:inst1|Q1[28] ; BZCLK ; BZCLK ; None ; None ; 2.958 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[0] ; BZH:inst1|Q1[25] ; BZCLK ; BZCLK ; None ; None ; 2.940 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[0] ; BZH:inst1|Q1[23] ; BZCLK ; BZCLK ; None ; None ; 2.940 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[0] ; BZH:inst1|Q1[22] ; BZCLK ; BZCLK ; None ; None ; 2.940 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[0] ; BZH:inst1|Q1[21] ; BZCLK ; BZCLK ; None ; None ; 2.940 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[0] ; BZH:inst1|Q1[24] ; BZCLK ; BZCLK ; None ; None ; 2.940 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BZH:inst1|Q1[7] ; BZH:inst1|Q1[27] ; BZCLK ; BZCLK ; None ; None ; 2.882 ns ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?