📄 counter60.v
字号:
module counter60(clk,clr,q);
input clk,clr;
output[5:0]q;
reg[5:0]q;
always@(posedge clk)
begin
if(!clr)
q<=6'b000000;
else if (q==6'b111011)
q<=6'b000000;
else
q<=q+1;
end
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -