📄 jishixianshi.tan.rpt
字号:
; N/A ; None ; 11.141 ns ; JISHU:u1|74160:inst3|8 ; SG[6] ; clk1 ;
; N/A ; None ; 11.137 ns ; JISHU:u1|74160:inst6|9 ; SG1[1] ; clk1 ;
; N/A ; None ; 11.126 ns ; JISHU:u1|74160:inst9|8 ; SG[1] ; clk1 ;
; N/A ; None ; 11.105 ns ; JISHU:u1|74160:inst6|6 ; SG1[2] ; clk1 ;
; N/A ; None ; 11.104 ns ; JISHU:u1|74160:inst9|8 ; SG1[3] ; clk1 ;
; N/A ; None ; 11.104 ns ; JISHU:u1|74160:inst6|6 ; SG[5] ; clk1 ;
; N/A ; None ; 11.099 ns ; JISHU:u1|74160:inst9|6 ; SG[1] ; clk1 ;
; N/A ; None ; 11.080 ns ; JISHU:u1|74160:inst9|8 ; SG[0] ; clk1 ;
; N/A ; None ; 11.075 ns ; JISHU:u1|74160:inst9|6 ; SG1[3] ; clk1 ;
; N/A ; None ; 11.060 ns ; JISHU:u1|74160:inst4|7 ; SG[2] ; clk1 ;
; N/A ; None ; 11.059 ns ; JISHU:u1|74160:inst6|6 ; SG[3] ; clk1 ;
; N/A ; None ; 11.056 ns ; JISHU:u1|74160:inst9|8 ; SG[6] ; clk1 ;
; N/A ; None ; 11.046 ns ; JISHU:u1|74160:inst9|6 ; SG[0] ; clk1 ;
; N/A ; None ; 11.024 ns ; JISHU:u1|74160:inst9|6 ; SG[6] ; clk1 ;
; N/A ; None ; 11.003 ns ; JISHU:u1|74160:inst3|6 ; SG1[1] ; clk1 ;
; N/A ; None ; 10.962 ns ; JISHU:u1|74160:inst3|9 ; SG1[2] ; clk1 ;
; N/A ; None ; 10.961 ns ; JISHU:u1|74160:inst3|9 ; SG[5] ; clk1 ;
; N/A ; None ; 10.942 ns ; JISHU:u1|74160:inst6|7 ; SG[1] ; clk1 ;
; N/A ; None ; 10.918 ns ; JISHU:u1|74160:inst6|7 ; SG1[3] ; clk1 ;
; N/A ; None ; 10.916 ns ; JISHU:u1|74160:inst3|9 ; SG[3] ; clk1 ;
; N/A ; None ; 10.901 ns ; JISHU:u1|74160:inst4|9 ; SG1[1] ; clk1 ;
; N/A ; None ; 10.866 ns ; JISHU:u1|74160:inst6|7 ; SG[6] ; clk1 ;
; N/A ; None ; 10.844 ns ; JISHU:u1|74160:inst6|7 ; SG[0] ; clk1 ;
; N/A ; None ; 10.839 ns ; JISHU:u1|74160:inst4|7 ; SG[1] ; clk1 ;
; N/A ; None ; 10.831 ns ; JISHU:u1|74160:inst6|8 ; SG1[2] ; clk1 ;
; N/A ; None ; 10.815 ns ; JISHU:u1|74160:inst4|7 ; SG1[3] ; clk1 ;
; N/A ; None ; 10.795 ns ; JISHU:u1|74160:inst6|8 ; SG[5] ; clk1 ;
; N/A ; None ; 10.789 ns ; JISHU:u1|74160:inst3|8 ; SG1[2] ; clk1 ;
; N/A ; None ; 10.781 ns ; JISHU:u1|74160:inst6|8 ; SG[3] ; clk1 ;
; N/A ; None ; 10.763 ns ; JISHU:u1|74160:inst4|7 ; SG[6] ; clk1 ;
; N/A ; None ; 10.753 ns ; JISHU:u1|74160:inst3|8 ; SG[5] ; clk1 ;
; N/A ; None ; 10.741 ns ; JISHU:u1|74160:inst4|7 ; SG[0] ; clk1 ;
; N/A ; None ; 10.739 ns ; JISHU:u1|74160:inst6|9 ; SG1[4] ; clk1 ;
; N/A ; None ; 10.739 ns ; JISHU:u1|74160:inst3|8 ; SG[3] ; clk1 ;
; N/A ; None ; 10.704 ns ; JISHU:u1|74160:inst9|8 ; SG1[2] ; clk1 ;
; N/A ; None ; 10.668 ns ; JISHU:u1|74160:inst9|8 ; SG[5] ; clk1 ;
; N/A ; None ; 10.654 ns ; JISHU:u1|74160:inst9|8 ; SG[3] ; clk1 ;
; N/A ; None ; 10.652 ns ; JISHU:u1|74160:inst9|6 ; SG1[2] ; clk1 ;
; N/A ; None ; 10.651 ns ; JISHU:u1|74160:inst9|6 ; SG[5] ; clk1 ;
; N/A ; None ; 10.615 ns ; JISHU:u1|74160:inst3|6 ; SG1[4] ; clk1 ;
; N/A ; None ; 10.606 ns ; JISHU:u1|74160:inst9|6 ; SG[3] ; clk1 ;
; N/A ; None ; 10.554 ns ; JISHU:u1|74160:inst6|9 ; SG[2] ; clk1 ;
; N/A ; None ; 10.503 ns ; JISHU:u1|74160:inst4|9 ; SG1[4] ; clk1 ;
; N/A ; None ; 10.496 ns ; JISHU:u1|74160:inst6|7 ; SG1[2] ; clk1 ;
; N/A ; None ; 10.481 ns ; JISHU:u1|74160:inst6|7 ; SG[5] ; clk1 ;
; N/A ; None ; 10.438 ns ; JISHU:u1|74160:inst6|7 ; SG[3] ; clk1 ;
; N/A ; None ; 10.430 ns ; JISHU:u1|74160:inst3|6 ; SG[2] ; clk1 ;
; N/A ; None ; 10.393 ns ; JISHU:u1|74160:inst4|7 ; SG1[2] ; clk1 ;
; N/A ; None ; 10.378 ns ; JISHU:u1|74160:inst4|7 ; SG[5] ; clk1 ;
; N/A ; None ; 10.335 ns ; JISHU:u1|74160:inst4|7 ; SG[3] ; clk1 ;
; N/A ; None ; 10.331 ns ; JISHU:u1|74160:inst6|9 ; SG[1] ; clk1 ;
; N/A ; None ; 10.318 ns ; JISHU:u1|74160:inst4|9 ; SG[2] ; clk1 ;
; N/A ; None ; 10.308 ns ; JISHU:u1|74160:inst6|9 ; SG1[3] ; clk1 ;
; N/A ; None ; 10.279 ns ; JISHU:u1|74160:inst6|9 ; SG[0] ; clk1 ;
; N/A ; None ; 10.264 ns ; CNT4[1] ; BT[3] ; CLK0 ;
; N/A ; None ; 10.253 ns ; JISHU:u1|74160:inst6|9 ; SG[6] ; clk1 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+------------+------------------------+--------+------------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
Info: Processing started: Sat Mar 14 09:11:51 2009
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off JISHIXIANSHI -c JISHIXIANSHI --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
Info: Assuming node "clk1" is an undefined clock
Info: Assuming node "CLK0" is an undefined clock
Info: Clock "clk1" has Internal fmax of 323.94 MHz between source register "JISHU:u1|74160:inst9|9" and destination register "JISHU:u1|74160:inst4|8" (period= 3.087 ns)
Info: + Longest register to register delay is 2.824 ns
Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X26_Y12_N9; Fanout = 5; REG Node = 'JISHU:u1|74160:inst9|9'
Info: 2: + IC(0.448 ns) + CELL(0.589 ns) = 1.037 ns; Loc. = LCCOMB_X26_Y12_N4; Fanout = 6; COMB Node = 'JISHU:u1|74160:inst3|45~14'
Info: 3: + IC(0.398 ns) + CELL(0.370 ns) = 1.805 ns; Loc. = LCCOMB_X26_Y12_N26; Fanout = 4; COMB Node = 'JISHU:u1|74160:inst4|45~14'
Info: 4: + IC(0.705 ns) + CELL(0.206 ns) = 2.716 ns; Loc. = LCCOMB_X27_Y12_N0; Fanout = 1; COMB Node = 'JISHU:u1|74160:inst4|8~29'
Info: 5: + IC(0.000 ns) + CELL(0.108 ns) = 2.824 ns; Loc. = LCFF_X27_Y12_N1; Fanout = 3; REG Node = 'JISHU:u1|74160:inst4|8'
Info: Total cell delay = 1.273 ns ( 45.08 % )
Info: Total interconnect delay = 1.551 ns ( 54.92 % )
Info: - Smallest clock skew is 0.001 ns
Info: + Shortest clock path from clock "clk1" to destination register is 2.769 ns
Info: 1: + IC(0.000 ns) + CELL(1.100 ns) =⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -