aic.v

来自「使用FPGA/CPLD设置语音AD、DA转换芯片AIC23」· Verilog 代码 · 共 23 行

//***************************************************************************/
//**模块名称：AIC
//**功能描述：
//           初始化AIC23芯片，使其工作在如下模式：
//                  1、AIC系统时钟为12.288MHz，SPI时钟为6.144MHz
//                  2、AIC处于主控模式
//                  3、input bit length  16bit; output bit length 16bit MSB first
//                  4、帧同步在96KHz
//
//***************************************************************************/
module AIC(
           FPGA_CLOCK,
           AIC_CS,                 //AIC使能信号
           AIC_DATA,               //SPI总线上数据
           AIC_CLK,                //AIC芯片时钟
           AIC_SPICLK,             //SPI总线时钟
           AIC_START,              //AIC开始初始化信号,
           FPGA_RESET
           //DEBUG0
           //LEDB
           );

input FPGA_CLOCK;                       //模块时钟(24.576MHz)