📄 test_trafficlights.v
字号:
`timescale 1ns/1ns
module Test_Trafficlights;
reg clock,reset;
wire red,amber,green;
Trafficlights(clock,reset,red,amber,green);
initial begin clock=0;reset=1;
#150 reset=0;end
always #50 clock=~clock;
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -