📄 e1000_fxhw.h

📁 COPE the first practical network coding scheme which is developped on click
💻 H
📖 第 1 页 / 共 3 页
字号:
上一页 1 23
#define E1000_CTRL_ILOS            (0x00000080)#define E1000_CTRL_SPD_SEL         (0x00000300)#define E1000_CTRL_SPD_10          (0x00000000)#define E1000_CTRL_SPD_100         (0x00000100)#define E1000_CTRL_SPD_1000        (0x00000200)#define E1000_CTRL_BEM32           (0x00000400)#define E1000_CTRL_FRCSPD          (0x00000800)#define E1000_CTRL_FRCDPX          (0x00001000)#define E1000_CTRL_SWDPIN0         (0x00040000)#define E1000_CTRL_SWDPIN1         (0x00080000)#define E1000_CTRL_SWDPIN2         (0x00100000)#define E1000_CTRL_SWDPIN3         (0x00200000)#define E1000_CTRL_SWDPIO0         (0x00400000)#define E1000_CTRL_SWDPIO1         (0x00800000)#define E1000_CTRL_SWDPIO2         (0x01000000)#define E1000_CTRL_SWDPIO3         (0x02000000)#define E1000_CTRL_RST             (0x04000000)#define E1000_CTRL_RFCE            (0x08000000)#define E1000_CTRL_TFCE            (0x10000000)#define E1000_CTRL_RTE             (0x20000000)#define E1000_CTRL_VME             (0x40000000)#define E1000_STATUS_FD            (0x00000001)#define E1000_STATUS_LU            (0x00000002)#define E1000_STATUS_TCKOK         (0x00000004)#define E1000_STATUS_RBCOK         (0x00000008)#define E1000_STATUS_TXOFF         (0x00000010)#define E1000_STATUS_TBIMODE       (0x00000020)#define E1000_STATUS_SPEED_10      (0x00000000)#define E1000_STATUS_SPEED_100     (0x00000040)#define E1000_STATUS_SPEED_1000    (0x00000080)#define E1000_STATUS_ASDV          (0x00000300)#define E1000_STATUS_MTXCKOK       (0x00000400)#define E1000_STATUS_PCI66         (0x00000800)#define E1000_STATUS_BUS64         (0x00001000)#define E1000_EESK                 (0x00000001)#define E1000_EECS                 (0x00000002)#define E1000_EEDI                 (0x00000004)#define E1000_EEDO                 (0x00000008)#define E1000_FLASH_WRITE_DIS      (0x00000010)#define E1000_FLASH_WRITE_EN       (0x00000020)#define E1000_EXCTRL_GPI_EN0       (0x00000001)#define E1000_EXCTRL_GPI_EN1       (0x00000002)#define E1000_EXCTRL_GPI_EN2       (0x00000004)#define E1000_EXCTRL_GPI_EN3       (0x00000008)#define E1000_EXCTRL_SWDPIN4       (0x00000010)#define E1000_EXCTRL_SWDPIN5       (0x00000020)#define E1000_EXCTRL_SWDPIN6       (0x00000040)#define E1000_EXCTRL_SWDPIN7       (0x00000080)#define E1000_EXCTRL_SWDPIO4       (0x00000100)#define E1000_EXCTRL_SWDPIO5       (0x00000200)#define E1000_EXCTRL_SWDPIO6       (0x00000400)#define E1000_EXCTRL_SWDPIO7       (0x00000800)#define E1000_EXCTRL_ASDCHK        (0x00001000)#define E1000_EXCTRL_EE_RST        (0x00002000)#define E1000_EXCTRL_IPS           (0x00004000)#define E1000_EXCTRL_SPD_BYPS      (0x00008000)#define E1000_MDI_WRITE            (0x04000000)#define E1000_MDI_READ             (0x08000000)#define E1000_MDI_READY            (0x10000000)#define E1000_MDI_INT              (0x20000000)#define E1000_MDI_ERR              (0x40000000)#define E1000_RAH_RDR              (0x40000000)#define E1000_RAH_AV               (0x80000000)#define E1000_ICR_TXDW             (0x00000001)#define E1000_ICR_TXQE             (0x00000002)#define E1000_ICR_LSC              (0x00000004)#define E1000_ICR_RXSEQ            (0x00000008)#define E1000_ICR_RXDMT0           (0x00000010)#define E1000_ICR_RXDMT1           (0x00000020)#define E1000_ICR_RXO              (0x00000040)#define E1000_ICR_RXT0             (0x00000080)#define E1000_ICR_RXT1             (0x00000100)#define E1000_ICR_PCIE             (0x00000200)#define E1000_ICR_MDIAC            (0x00000200)#define E1000_ICR_RXCFG            (0x00000400)#define E1000_ICR_GPI_EN0          (0x00000800)#define E1000_ICR_GPI_EN1          (0x00001000)#define E1000_ICR_GPI_EN2          (0x00002000)#define E1000_ICR_GPI_EN3          (0x00004000)#define E1000_ICS_TXDW             E1000_ICR_TXDW#define E1000_ICS_TXQE             E1000_ICR_TXQE#define E1000_ICS_LSC              E1000_ICR_LSC#define E1000_ICS_RXSEQ            E1000_ICR_RXSEQ#define E1000_ICS_RXDMT0           E1000_ICR_RXDMT0#define E1000_ICS_RXDMT1           E1000_ICR_RXDMT1#define E1000_ICS_RXO              E1000_ICR_RXO#define E1000_ICS_RXT0             E1000_ICR_RXT0#define E1000_ICS_RXT1             E1000_ICR_RXT1#define E1000_ICS_PCIE             E1000_ICR_PCIE#define E1000_ICS_MDIAC            E1000_ICR_MDIAC#define E1000_ICS_RXCFG            E1000_ICR_RXCFG#define E1000_ICS_GPI_EN0          E1000_ICR_GPI_EN0#define E1000_ICS_GPI_EN1          E1000_ICR_GPI_EN1#define E1000_ICS_GPI_EN2          E1000_ICR_GPI_EN2#define E1000_ICS_GPI_EN3          E1000_ICR_GPI_EN3#define E1000_IMS_TXDW             E1000_ICR_TXDW#define E1000_IMS_TXQE             E1000_ICR_TXQE#define E1000_IMS_LSC              E1000_ICR_LSC#define E1000_IMS_RXSEQ            E1000_ICR_RXSEQ#define E1000_IMS_RXDMT0           E1000_ICR_RXDMT0#define E1000_IMS_RXDMT1           E1000_ICR_RXDMT1#define E1000_IMS_RXO              E1000_ICR_RXO#define E1000_IMS_RXT0             E1000_ICR_RXT0#define E1000_IMS_RXT1             E1000_ICR_RXT1#define E1000_IMS_PCIE             E1000_ICR_PCIE#define E1000_IMS_MDIAC            E1000_ICR_MDIAC#define E1000_IMS_RXCFG            E1000_ICR_RXCFG#define E1000_IMS_GPI_EN0          E1000_ICR_GPI_EN0#define E1000_IMS_GPI_EN1          E1000_ICR_GPI_EN1#define E1000_IMS_GPI_EN2          E1000_ICR_GPI_EN2#define E1000_IMS_GPI_EN3          E1000_ICR_GPI_EN3#define E1000_IMC_TXDW             E1000_ICR_TXDW#define E1000_IMC_TXQE             E1000_ICR_TXQE#define E1000_IMC_LSC              E1000_ICR_LSC#define E1000_IMC_RXSEQ            E1000_ICR_RXSEQ#define E1000_IMC_RXDMT0           E1000_ICR_RXDMT0#define E1000_IMC_RXDMT1           E1000_ICR_RXDMT1#define E1000_IMC_RXO              E1000_ICR_RXO#define E1000_IMC_RXT0             E1000_ICR_RXT0#define E1000_IMC_RXT1             E1000_ICR_RXT1#define E1000_IMC_PCIE             E1000_ICR_PCIE#define E1000_IMC_MDIAC            E1000_ICR_MDIAC#define E1000_IMC_RXCFG            E1000_ICR_RXCFG#define E1000_IMC_GPI_EN0          E1000_ICR_GPI_EN0#define E1000_IMC_GPI_EN1          E1000_ICR_GPI_EN1#define E1000_IMC_GPI_EN2          E1000_ICR_GPI_EN2#define E1000_IMC_GPI_EN3          E1000_ICR_GPI_EN3#define E1000_TINT_RINT_PCI        (E1000_TXDW|E1000_ICR_RXT0|E1000_ICR_PCIE)#define E1000_CAUSE_ERR            (E1000_ICR_RXSEQ|E1000_ICR_RXO)#define E1000_RCTL_RST             (0x00000001)#define E1000_RCTL_EN              (0x00000002)#define E1000_RCTL_SBP             (0x00000004)#define E1000_RCTL_UPE             (0x00000008)#define E1000_RCTL_MPE             (0x00000010)#define E1000_RCTL_LPE             (0x00000020)#define E1000_RCTL_LBM_NO          (0x00000000)#define E1000_RCTL_LBM_MAC         (0x00000040)#define E1000_RCTL_LBM_SLP         (0x00000080)#define E1000_RCTL_LBM_TCVR        (0x000000c0)#define E1000_RCTL_RDMTS0_HALF     (0x00000000)#define E1000_RCTL_RDMTS0_QUAT     (0x00000100)#define E1000_RCTL_RDMTS0_EIGTH    (0x00000200)#define E1000_RCTL_RDMTS1_HALF     (0x00000000)#define E1000_RCTL_RDMTS1_QUAT     (0x00000400)#define E1000_RCTL_RDMTS1_EIGTH    (0x00000800)#define E1000_RCTL_MO_SHIFT        12#define E1000_RCTL_MO_0            (0x00000000)#define E1000_RCTL_MO_1            (0x00001000)#define E1000_RCTL_MO_2            (0x00002000)#define E1000_RCTL_MO_3            (0x00003000)#define E1000_RCTL_MDR             (0x00004000)#define E1000_RCTL_BAM             (0x00008000)#define E1000_RCTL_SZ_2048         (0x00000000)#define E1000_RCTL_SZ_1024         (0x00010000)#define E1000_RCTL_SZ_512          (0x00020000)#define E1000_RCTL_SZ_256          (0x00030000)#define E1000_RCTL_SZ_16384        (0x00010000)#define E1000_RCTL_SZ_8192         (0x00020000)#define E1000_RCTL_SZ_4096         (0x00030000)#define E1000_RCTL_VFE             (0x00040000)#define E1000_RCTL_CFIEN           (0x00080000)#define E1000_RCTL_CFI             (0x00100000)#define E1000_RCTL_ISLE            (0x00200000)#define E1000_RCTL_DPF             (0x00400000)#define E1000_RCTL_PMCF            (0x00800000)#define E1000_RCTL_SISLH           (0x01000000)#define E1000_RCTL_BSEX            (0x02000000)#define E1000_RDT0_DELAY           (0x0000ffff)#define E1000_RDT0_FPDB            (0x80000000)#define E1000_RDT1_DELAY           (0x0000ffff)#define E1000_RDT1_FPDB            (0x80000000)#define E1000_RDLEN0_LEN           (0x0007ff80)#define E1000_RDLEN1_LEN           (0x0007ff80)#define E1000_RDH0_RDH             (0x0000ffff)#define E1000_RDH1_RDH             (0x0000ffff)#define E1000_RDT0_RDT             (0x0000ffff)#define E1000_FCRTH_RTH            (0x0000FFF8)#define E1000_FCRTH_XFCE           (0x80000000)#define E1000_FCRTL_RTL            (0x0000FFF8)#define E1000_FCRTL_XONE           (0x80000000)#define E1000_RXDCTL_PTHRESH       0x0000003F#define E1000_RXDCTL_HTHRESH       0x00003F00#define E1000_RXDCTL_WTHRESH       0x003F0000#define E1000_RXDCTL_GRAN          0x01000000#define E1000_TXDCTL_PTHRESH       0x000000FF#define E1000_TXDCTL_HTHRESH       0x0000FF00#define E1000_TXDCTL_WTHRESH       0x00FF0000#define E1000_TXDCTL_GRAN          0x01000000#define E1000_TXCW_FD              (0x00000020)#define E1000_TXCW_HD              (0x00000040)#define E1000_TXCW_PAUSE           (0x00000080)#define E1000_TXCW_ASM_DIR         (0x00000100)#define E1000_TXCW_PAUSE_MASK      (0x00000180)#define E1000_TXCW_RF              (0x00003000)#define E1000_TXCW_NP              (0x00008000)#define E1000_TXCW_CW              (0x0000ffff)#define E1000_TXCW_TXC             (0x40000000)#define E1000_TXCW_ANE             (0x80000000)#define E1000_RXCW_CW              (0x0000ffff)#define E1000_RXCW_NC              (0x04000000)#define E1000_RXCW_IV              (0x08000000)#define E1000_RXCW_CC              (0x10000000)#define E1000_RXCW_C               (0x20000000)#define E1000_RXCW_SYNCH           (0x40000000)#define E1000_RXCW_ANC             (0x80000000)#define E1000_TCTL_RST             (0x00000001)#define E1000_TCTL_EN              (0x00000002)#define E1000_TCTL_BCE             (0x00000004)#define E1000_TCTL_PSP             (0x00000008)#define E1000_TCTL_CT              (0x00000ff0)#define E1000_TCTL_COLD            (0x003ff000)#define E1000_TCTL_SWXOFF          (0x00400000)#define E1000_TCTL_PBE             (0x00800000)#define E1000_TCTL_RTLC            (0x01000000)#define E1000_TCTL_NRTU            (0x02000000)#define E1000_TQSAL_TQSAL          (0xffffffc0)#define E1000_TQSAH_TQSAH          (0xffffffff)#define E1000_TQC_SQ               (0x00000001)#define E1000_TQC_RQ               (0x00000002)#define E1000_TDBAL_TDBAL          (0xfffff000)#define E1000_TDBAH_TDBAH          (0xffffffff)#define E1000_TDL_LEN              (0x0007ff80)#define E1000_TDH_TDH              (0x0000ffff)#define E1000_TDT_TDT              (0x0000ffff)#define E1000_RXCSUM_PCSS          (0x000000ff)#define E1000_RXCSUM_IPOFL         (0x00000100)#define E1000_RXCSUM_TUOFL         (0x00000200)#define E1000_WRITE_REG(reg, value) ((Adapter->MacType >= MAC_LIVENGOOD)? writel(value, &((PE1000_REGISTERS)Adapter->HardwareVirtualAddress)->reg) : writel(value, &((POLD_REGISTERS)Adapter->HardwareVirtualAddress)->reg))#define E1000_READ_REG(reg) ((Adapter->MacType >= MAC_LIVENGOOD)? readl(&((PE1000_REGISTERS)Adapter->HardwareVirtualAddress)->reg) : readl(&((POLD_REGISTERS)Adapter->HardwareVirtualAddress)->reg))#define E1000_MDALIGN               (4096)#define EEPROM_READ_OPCODE          (0x6)#define EEPROM_WRITE_OPCODE         (0x5)#define EEPROM_ERASE_OPCODE         (0x7)#define EEPROM_EWEN_OPCODE          (0x13)#define EEPROM_EWDS_OPCODE          (0x10)#define EEPROM_INIT_CONTROL1_REG    (0x000A)#define EEPROM_INIT_CONTROL2_REG    (0x000F)#define EEPROM_CHECKSUM_REG         (0x003F)#define EEPROM_WORD0A_ILOS          (0x0010)#define EEPROM_WORD0A_SWDPIO        (0x01E0)#define EEPROM_WORD0A_LRST          (0x0200)#define EEPROM_WORD0A_FD            (0x0400)#define EEPROM_WORD0A_66MHZ         (0x0800)#define EEPROM_WORD0F_PAUSE_MASK    (0x3000)#define EEPROM_WORD0F_PAUSE         (0x1000)#define EEPROM_WORD0F_ASM_DIR       (0x2000)#define EEPROM_WORD0F_ANE           (0x0800)#define EEPROM_WORD0F_SWPDIO_EXT    (0x00F0)#define EEPROM_SUM                  (0xBABA)#define EEPROM_NODE_ADDRESS_BYTE_0  (0)#define EEPROM_PBA_BYTE_1           (8)#define EEPROM_WORD_SIZE            (64)#define NODE_ADDRESS_SIZE           (6)#define PBA_SIZE                    (4)#define E1000_COLLISION_THRESHOLD   16#define E1000_CT_SHIFT              4#define E1000_FDX_COLLISION_DISTANCE 64#define E1000_HDX_COLLISION_DISTANCE 64#define E1000_GB_HDX_COLLISION_DISTANCE 512#define E1000_COLD_SHIFT            12#define REQ_TX_DESCRIPTOR_MULTIPLE  8#define REQ_RX_DESCRIPTOR_MULTIPLE  8#define DEFAULT_WSMN_TIPG_IPGT      10#define DEFAULT_LVGD_TIPG_IPGT_FIBER 6#define DEFAULT_LVGD_TIPG_IPGT_COPPER 8#define E1000_TIPG_IPGT_MASK        0x000003FF#define E1000_TIPG_IPGR1_MASK       0x000FFC00#define E1000_TIPG_IPGR2_MASK       0x3FF00000#define DEFAULT_WSMN_TIPG_IPGR1     2#define DEFAULT_LVGD_TIPG_IPGR1     8#define E1000_TIPG_IPGR1_SHIFT      10#define DEFAULT_WSMN_TIPG_IPGR2     10#define DEFAULT_LVGD_TIPG_IPGR2     6#define E1000_TIPG_IPGR2_SHIFT      20#define E1000_TXDMAC_DPP            0x00000001#define FLOW_CONTROL_ADDRESS_LOW    (0x00C28001)#define FLOW_CONTROL_ADDRESS_HIGH   (0x00000100)#define FLOW_CONTROL_TYPE           (0x8808)#define FC_DEFAULT_HI_THRESH        (0x8000)#define FC_DEFAULT_LO_THRESH        (0x4000)#define FC_DEFAULT_TX_TIMER         (0x100)#define PAUSE_SHIFT 5#define SWDPIO_SHIFT 17#define SWDPIO__EXT_SHIFT 4#define ILOS_SHIFT  3#define MDI_REGADD_SHIFT 16#define MDI_PHYADD_SHIFT 21#define RECEIVE_BUFFER_ALIGN_SIZE  (256)#define LINK_UP_TIMEOUT             500#define E1000_TX_BUFFER_SIZE ((UINT)1514)#define E1000_MIN_SIZE_OF_RECEIVE_BUFFERS (2048)#define E1000_SIZE_OF_RECEIVE_BUFFERS (2048)#define E1000_SIZE_OF_UNALIGNED_RECEIVE_BUFFERS E1000_SIZE_OF_RECEIVE_BUFFERS+RECEIVE_BUFFER_ALIGN_SIZE#define COALESCE_BUFFER_SIZE  0x800#define COALESCE_BUFFER_ALIGN 0x800#define E1000_WAIT_PERIOD           10#endif /* _FXHW_ */
上一页 1 23
⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -