ad_2compl.v

来自「用fpga+usb显现的4通道800K的数据采集方案。」· Verilog 代码 · 共 8 行

module AD_2Compl(AD_in,AD_2C);
input[13:0] AD_in;
output signed[13:0] AD_2C;

assign AD_2C={~AD_in[13],AD_in[12:0]};


endmodule