armexio.fit.rpt
来自「usoc在北京博创兴业有限公司的实验平台s3c2410上运行。 2. 各实验的全」· RPT 代码 · 共 862 行 · 第 1/5 页
RPT
862 行
; 5 ; 5 ;
; 6 ; 9 ;
; 7 ; 2 ;
; 8 ; 2 ;
------------------------------------------------
-----------------------------------------------
; LAB External Interconnect ;
-----------------------------------------------
; LAB External Interconnects ; Number of LABs ;
-----------------------------------------------
; 0 ; 305 ;
; 1 ; 5 ;
; 2 ; 2 ;
; 3 ; 4 ;
; 4 ; 7 ;
; 5 ; 3 ;
; 6 ; 5 ;
; 7 ; 4 ;
; 8 ; 3 ;
; 9 ; 4 ;
; 10 ; 1 ;
; 11 ; 0 ;
; 12 ; 3 ;
; 13 ; 5 ;
; 14 ; 4 ;
; 15 ; 1 ;
; 16 ; 3 ;
; 17 ; 1 ;
-----------------------------------------------
---------------------------------------------------------------------------------------------
; Row Interconnect ;
---------------------------------------------------------------------------------------------
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
---------------------------------------------------------------------------------------------
; A ; 2 / 144 ( 1 % ) ; 3 / 72 ( 4 % ) ; 3 / 72 ( 4 % ) ;
; B ; 1 / 144 ( < 1 % ) ; 2 / 72 ( 2 % ) ; 2 / 72 ( 2 % ) ;
; C ; 2 / 144 ( 1 % ) ; 0 / 72 ( 0 % ) ; 1 / 72 ( 1 % ) ;
; D ; 2 / 144 ( 1 % ) ; 0 / 72 ( 0 % ) ; 4 / 72 ( 5 % ) ;
; E ; 1 / 144 ( < 1 % ) ; 0 / 72 ( 0 % ) ; 2 / 72 ( 2 % ) ;
; F ; 82 / 144 ( 56 % ) ; 8 / 72 ( 11 % ) ; 14 / 72 ( 19 % ) ;
; G ; 17 / 144 ( 11 % ) ; 13 / 72 ( 18 % ) ; 2 / 72 ( 2 % ) ;
; H ; 39 / 144 ( 27 % ) ; 8 / 72 ( 11 % ) ; 5 / 72 ( 6 % ) ;
; I ; 28 / 144 ( 19 % ) ; 6 / 72 ( 8 % ) ; 9 / 72 ( 12 % ) ;
; J ; 25 / 144 ( 17 % ) ; 4 / 72 ( 5 % ) ; 4 / 72 ( 5 % ) ;
; Total ; 199 / 1440 ( 13 % ) ; 44 / 720 ( 6 % ) ; 46 / 720 ( 6 % ) ;
---------------------------------------------------------------------------------------------
-------------------------------
; LAB Column Interconnect ;
-------------------------------
; Col. ; Interconnect Used ;
-------------------------------
; 1 ; 5 / 24 ( 20 % ) ;
; 2 ; 5 / 24 ( 20 % ) ;
; 3 ; 5 / 24 ( 20 % ) ;
; 4 ; 8 / 24 ( 33 % ) ;
; 5 ; 4 / 24 ( 16 % ) ;
; 6 ; 7 / 24 ( 29 % ) ;
; 7 ; 3 / 24 ( 12 % ) ;
; 8 ; 4 / 24 ( 16 % ) ;
; 9 ; 1 / 24 ( 4 % ) ;
; 10 ; 1 / 24 ( 4 % ) ;
; 11 ; 2 / 24 ( 8 % ) ;
; 12 ; 2 / 24 ( 8 % ) ;
; 13 ; 3 / 24 ( 12 % ) ;
; 14 ; 4 / 24 ( 16 % ) ;
; 15 ; 8 / 24 ( 33 % ) ;
; 16 ; 2 / 24 ( 8 % ) ;
; 17 ; 6 / 24 ( 25 % ) ;
; 18 ; 5 / 24 ( 20 % ) ;
; 19 ; 3 / 24 ( 12 % ) ;
; 20 ; 3 / 24 ( 12 % ) ;
; 21 ; 7 / 24 ( 29 % ) ;
; 22 ; 3 / 24 ( 12 % ) ;
; 23 ; 2 / 24 ( 8 % ) ;
; 24 ; 2 / 24 ( 8 % ) ;
; 25 ; 8 / 24 ( 33 % ) ;
; 26 ; 7 / 24 ( 29 % ) ;
; 27 ; 6 / 24 ( 25 % ) ;
; 28 ; 2 / 24 ( 8 % ) ;
; 29 ; 5 / 24 ( 20 % ) ;
; 30 ; 7 / 24 ( 29 % ) ;
; 31 ; 4 / 24 ( 16 % ) ;
; 32 ; 2 / 24 ( 8 % ) ;
; 33 ; 3 / 24 ( 12 % ) ;
; 34 ; 7 / 24 ( 29 % ) ;
; 35 ; 4 / 24 ( 16 % ) ;
; 36 ; 3 / 24 ( 12 % ) ;
; Total ; 153 / 864 ( 17 % ) ;
-------------------------------
-----------------------------
; EAB Column Interconnect ;
-----------------------------
; Col. ; Interconnect Used ;
-----------------------------
; 1 ; 0 / 48 ( 0 % ) ;
; Total ; 0 / 48 ( 0 % ) ;
-----------------------------
---------------------------------------------------------
; Resource Usage Summary ;
---------------------------------------------------------
; Resource ; Usage ;
---------------------------------------------------------
; Logic cells ; 275 / 2,880 ( 9 % ) ;
; Registers ; 33 / 3,738 ( < 1 % ) ;
; User inserted logic cells ; 0 ;
; I/O pins ; 144 / 147 ( 97 % ) ;
; -- Clock pins ; 0 ;
; -- Dedicated input pins ; 0 / 4 ( 0 % ) ;
; Global signals ; 1 ;
; EABs ; 0 / 10 ( 0 % ) ;
; Total memory bits ; 0 / 40,960 ( 0 % ) ;
; Total RAM block bits ; 0 / 40,960 ( 0 % ) ;
; Maximum fan-out node ; un1_wr_6_0_and2_0_and2 ;
; Maximum fan-out ; 90 ;
; Total fan-out ; 1130 ;
; Average fan-out ; 2.70 ;
---------------------------------------------------------
-----------------------------------------------------------------------------------------------------------------------------------------------------------------
; Fitter Resource Utilization by Entity ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node ; Logic Cells ; Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------
; |armExIO ; 275 (177) ; 33 ; 0 ; 144 ; 242 (144) ; 12 (12) ; 21 (21) ; |armExIO ;
; |lpm_latch:cnt4_0_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:cnt4_0_ ;
; |lpm_latch:cnt4_1_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:cnt4_1_ ;
; |lpm_latch:cnt4_2_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:cnt4_2_ ;
; |lpm_latch:cnt4_3_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:cnt4_3_ ;
; |lpm_latch:cnt4_4_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:cnt4_4_ ;
; |lpm_latch:cnt4_5_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:cnt4_5_ ;
; |lpm_latch:cnt4_6_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:cnt4_6_ ;
; |lpm_latch:cnt4_7_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:cnt4_7_ ;
; |lpm_latch:iop1_0_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_0_ ;
; |lpm_latch:iop1_10_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_10_ ;
; |lpm_latch:iop1_11_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_11_ ;
; |lpm_latch:iop1_12_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_12_ ;
; |lpm_latch:iop1_13_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_13_ ;
; |lpm_latch:iop1_14_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_14_ ;
; |lpm_latch:iop1_15_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_15_ ;
; |lpm_latch:iop1_16_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_16_ ;
; |lpm_latch:iop1_17_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_17_ ;
; |lpm_latch:iop1_18_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_18_ ;
; |lpm_latch:iop1_19_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_19_ ;
; |lpm_latch:iop1_1_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_1_ ;
; |lpm_latch:iop1_20_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_20_ ;
; |lpm_latch:iop1_21_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_21_ ;
; |lpm_latch:iop1_22_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_22_ ;
; |lpm_latch:iop1_23_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_23_ ;
; |lpm_latch:iop1_24_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_24_ ;
; |lpm_latch:iop1_25_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_25_ ;
; |lpm_latch:iop1_26_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_26_ ;
; |lpm_latch:iop1_27_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_27_ ;
; |lpm_latch:iop1_28_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_28_ ;
; |lpm_latch:iop1_29_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_29_ ;
; |lpm_latch:iop1_2_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_2_ ;
; |lpm_latch:iop1_30_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_30_ ;
; |lpm_latch:iop1_31_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_31_ ;
; |lpm_latch:iop1_3_| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; |armExIO|lpm_latch:iop1_3_ ;
; |lpm_latch:iop1_4_| ; 1 (1) ; 0 ; 0 ⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?