armexio.pin
来自「usoc在北京博创兴业有限公司的实验平台s3c2410上运行。 2. 各实验的全」· PIN 代码 · 共 253 行 · 第 1/2 页
PIN
253 行
-- Copyright (C) 1991-2003 Altera Corporation
-- Any megafunction design, and related netlist (encrypted or decrypted),
-- support information, device programming or simulation file, and any other
-- associated documentation or information provided by Altera or a partner
-- under Altera's Megafunction Partnership Program may be used only
-- to program PLD devices (but not masked PLD devices) from Altera. Any
-- other use of such megafunction design, netlist, support information,
-- device programming or simulation file, or any other related documentation
-- or information is prohibited for any other purpose, including, but not
-- limited to modification, reverse engineering, de-compiling, or use with
-- any other silicon devices, unless such use is explicitly licensed under
-- a separate agreement with Altera or a megafunction partner. Title to the
-- intellectual property, including patents, copyrights, trademarks, trade
-- secrets, or maskworks, embodied in any such megafunction design, netlist,
-- support information, device programming or simulation file, or any other
-- related documentation or information provided by Altera or a megafunction
-- partner, remains with Altera, the megafunction partner, or their respective
-- licensors. No other licenses, including any licenses needed under any third
-- party's intellectual property, are provided herein.
------------------------------------------------------------------------------
------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCC_INT : Dedicated power pin, which MUST be connected to VCC (2.5V).
-- VCC_IO : Dedicated power pin, which MUST be connected to VCC (Refer to
-- the table below for voltage).
-- GND : Dedicated ground pin, which MUST be connected to GND.
-- GND+ : Unused input. This pin should be connected to GND. It may also
-- be connected to a valid signal on the board (low, high, or
-- toggling) if that signal is required for a different revision
-- of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
------------------------------------------------------------------------------
Quartus II Version 3.0 Build 199 06/26/2003 SJ Full Version
CHIP "armExIO" ASSIGNED TO AN: EP1K50QC208-3
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
TCK : 1 : input : : : :
CONF_DONE : 2 : bidir : : : :
nCEO : 3 : output : : : :
TDO : 4 : output : : : :
VCC_IO : 5 : power : : 3.3V : :
GND_INT : 6 : gnd : : : :
IOP2[11] : 7 : output : LVTTL/LVCMOS : : : Y
IOP2[12] : 8 : output : LVTTL/LVCMOS : : : Y
IOP2[13] : 9 : output : LVTTL/LVCMOS : : : Y
IOP2[14] : 10 : output : LVTTL/LVCMOS : : : Y
IOP2[15] : 11 : output : LVTTL/LVCMOS : : : Y
IOP2[16] : 12 : output : LVTTL/LVCMOS : : : Y
IOP2[17] : 13 : output : LVTTL/LVCMOS : : : Y
IOP2[18] : 14 : output : LVTTL/LVCMOS : : : Y
IOP2[19] : 15 : output : LVTTL/LVCMOS : : : Y
IOP2[20] : 16 : output : LVTTL/LVCMOS : : : Y
IOP2[21] : 17 : output : LVTTL/LVCMOS : : : Y
IOP2[22] : 18 : output : LVTTL/LVCMOS : : : Y
IOP2[23] : 19 : output : LVTTL/LVCMOS : : : Y
GND_INT : 20 : gnd : : : :
VCC_INT : 21 : power : : 2.5V : :
VCC_IO : 22 : power : : 3.3V : :
GND_INT : 23 : gnd : : : :
IOP2[24] : 24 : output : LVTTL/LVCMOS : : : Y
IOP2[25] : 25 : output : LVTTL/LVCMOS : : : Y
IOP2[26] : 26 : output : LVTTL/LVCMOS : : : Y
IOP2[27] : 27 : output : LVTTL/LVCMOS : : : Y
IOP2[28] : 28 : output : LVTTL/LVCMOS : : : Y
IOP2[29] : 29 : output : LVTTL/LVCMOS : : : Y
IOP2[30] : 30 : output : LVTTL/LVCMOS : : : Y
IOP2[31] : 31 : output : LVTTL/LVCMOS : : : Y
GND_INT : 32 : gnd : : : :
VCC_INT : 33 : power : : 2.5V : :
VCC_IO : 34 : power : : 3.3V : :
GND_INT : 35 : gnd : : : :
IOP2[32] : 36 : output : LVTTL/LVCMOS : : : Y
IOP2[33] : 37 : output : LVTTL/LVCMOS : : : Y
IOP2[34] : 38 : output : LVTTL/LVCMOS : : : Y
IOP2[35] : 39 : output : LVTTL/LVCMOS : : : Y
IOP2[36] : 40 : output : LVTTL/LVCMOS : : : Y
IOP1[0] : 41 : output : LVTTL/LVCMOS : : : Y
VCC_IO : 42 : power : : 3.3V : :
GND_INT : 43 : gnd : : : :
IOP1[1] : 44 : output : LVTTL/LVCMOS : : : Y
IOP1[2] : 45 : output : LVTTL/LVCMOS : : : Y
IOP1[3] : 46 : output : LVTTL/LVCMOS : : : Y
IOP1[4] : 47 : output : LVTTL/LVCMOS : : : Y
VCC_INT : 48 : power : : 2.5V : :
GND_INT : 49 : gnd : : : :
TMS : 50 : input : : : :
TRST : 51 : input : : : :
nSTATUS : 52 : bidir : : : :
IOP1[5] : 53 : output : LVTTL/LVCMOS : : : Y
IOP1[6] : 54 : output : LVTTL/LVCMOS : : : Y
IOP1[7] : 55 : output : LVTTL/LVCMOS : : : Y
IOP1[8] : 56 : output : LVTTL/LVCMOS : : : Y
IOP1[9] : 57 : output : LVTTL/LVCMOS : : : Y
IOP1[10] : 58 : output : LVTTL/LVCMOS : : : Y
GND_INT : 59 : gnd : : : :
IOP1[11] : 60 : output : LVTTL/LVCMOS : : : Y
IOP1[12] : 61 : output : LVTTL/LVCMOS : : : Y
GND* : 62 : : : : :
IOP1[13] : 63 : output : LVTTL/LVCMOS : : : Y
IOP1[14] : 64 : output : LVTTL/LVCMOS : : : Y
IOP1[15] : 65 : output : LVTTL/LVCMOS : : : Y
VCC_IO : 66 : power : : 3.3V : :
IOP1[16] : 67 : output : LVTTL/LVCMOS : : : Y
IOP1[17] : 68 : output : LVTTL/LVCMOS : : : Y
IOP1[18] : 69 : output : LVTTL/LVCMOS : : : Y
IOP1[19] : 70 : output : LVTTL/LVCMOS : : : Y
IOP1[20] : 71 : output : LVTTL/LVCMOS : : : Y
VCC_INT : 72 : power : : 2.5V : :
IOP1[21] : 73 : output : LVTTL/LVCMOS : : : Y
IOP1[22] : 74 : output : LVTTL/LVCMOS : : : Y
IOP1[23] : 75 : output : LVTTL/LVCMOS : : : Y
GND_INT : 76 : gnd : : : :
VCC_CKLK : 77 : power : : 2.5V : :
wr : 78 : input : LVTTL/LVCMOS : : : Y
GND+ : 79 : : : : :
reset : 80 : input : LVTTL/LVCMOS : : : Y
GND_CKLK : 81 : gnd : : : :
GND_INT : 82 : gnd : : : :
IOP1[24] : 83 : output : LVTTL/LVCMOS : : : Y
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?