📄 drx3973d_map.h
字号:
#define HI_RA_RAM_SLV1_FLG_ACC_BRC__W 1
#define HI_RA_RAM_SLV1_FLG_ACC_BRC__M 0x4
#define HI_RA_RAM_SLV1_FLG_ACC_BRC_NORMAL 0x0
#define HI_RA_RAM_SLV1_FLG_ACC_BRC_BROADCAST 0x4
#define HI_RA_RAM_SLV1_STATE__A 0x420024
#define HI_RA_RAM_SLV1_STATE__W 1
#define HI_RA_RAM_SLV1_STATE__M 0x1
#define HI_RA_RAM_SLV1_STATE_ADDRESS 0x0
#define HI_RA_RAM_SLV1_STATE_DATA 0x1
#define HI_RA_RAM_SLV1_BLK_BNK__A 0x420025
#define HI_RA_RAM_SLV1_BLK_BNK__W 12
#define HI_RA_RAM_SLV1_BLK_BNK__M 0xFFF
#define HI_RA_RAM_SLV1_BLK_BNK_BNK__B 0
#define HI_RA_RAM_SLV1_BLK_BNK_BNK__W 6
#define HI_RA_RAM_SLV1_BLK_BNK_BNK__M 0x3F
#define HI_RA_RAM_SLV1_BLK_BNK_BLK__B 6
#define HI_RA_RAM_SLV1_BLK_BNK_BLK__W 6
#define HI_RA_RAM_SLV1_BLK_BNK_BLK__M 0xFC0
#define HI_RA_RAM_SLV1_ADDR__A 0x420026
#define HI_RA_RAM_SLV1_ADDR__W 16
#define HI_RA_RAM_SLV1_ADDR__M 0xFFFF
#define HI_RA_RAM_SLV1_CRC__A 0x420027
#define HI_RA_RAM_SLV1_CRC__W 16
#define HI_RA_RAM_SLV1_CRC__M 0xFFFF
#define HI_RA_RAM_SLV1_READBACK__A 0x420028
#define HI_RA_RAM_SLV1_READBACK__W 16
#define HI_RA_RAM_SLV1_READBACK__M 0xFFFF
#define HI_RA_RAM_SRV_SEM__A 0x420030
#define HI_RA_RAM_SRV_SEM__W 1
#define HI_RA_RAM_SRV_SEM__M 0x1
#define HI_RA_RAM_SRV_SEM_FREE 0x0
#define HI_RA_RAM_SRV_SEM_CLAIMED 0x1
#define HI_RA_RAM_SRV_RES__A 0x420031
#define HI_RA_RAM_SRV_RES__W 3
#define HI_RA_RAM_SRV_RES__M 0x7
#define HI_RA_RAM_SRV_RES_OK 0x0
#define HI_RA_RAM_SRV_RES_START_FOUND_OR_ERROR 0x1
#define HI_RA_RAM_SRV_RES_STOP_FOUND 0x2
#define HI_RA_RAM_SRV_RES_ARBITRATION_FAILED 0x3
#define HI_RA_RAM_SRV_RES_INTERNAL_ERROR 0x4
#define HI_RA_RAM_SRV_CMD__A 0x420032
#define HI_RA_RAM_SRV_CMD__W 3
#define HI_RA_RAM_SRV_CMD__M 0x7
#define HI_RA_RAM_SRV_CMD_NULL 0x0
#define HI_RA_RAM_SRV_CMD_UIO 0x1
#define HI_RA_RAM_SRV_CMD_RESET 0x2
#define HI_RA_RAM_SRV_CMD_CONFIG 0x3
#define HI_RA_RAM_SRV_CMD_COPY 0x4
#define HI_RA_RAM_SRV_CMD_TRANSMIT 0x5
#define HI_RA_RAM_SRV_CMD_EXECUTE 0x6
#define HI_RA_RAM_SRV_PAR__AX 0x420033
#define HI_RA_RAM_SRV_PAR__XSZ 5
#define HI_RA_RAM_SRV_PAR__W 16
#define HI_RA_RAM_SRV_PAR__M 0xFFFF
#define HI_RA_RAM_SRV_NOP_RES__A 0x420031
#define HI_RA_RAM_SRV_NOP_RES__W 3
#define HI_RA_RAM_SRV_NOP_RES__M 0x7
#define HI_RA_RAM_SRV_NOP_RES_OK 0x0
#define HI_RA_RAM_SRV_NOP_RES_INTERNAL_ERROR 0x4
#define HI_RA_RAM_SRV_UIO_RES__A 0x420031
#define HI_RA_RAM_SRV_UIO_RES__W 3
#define HI_RA_RAM_SRV_UIO_RES__M 0x7
#define HI_RA_RAM_SRV_UIO_RES_LO 0x0
#define HI_RA_RAM_SRV_UIO_RES_HI 0x1
#define HI_RA_RAM_SRV_UIO_KEY__A 0x420033
#define HI_RA_RAM_SRV_UIO_KEY__W 16
#define HI_RA_RAM_SRV_UIO_KEY__M 0xFFFF
#define HI_RA_RAM_SRV_UIO_KEY_ACT 0x3973
#define HI_RA_RAM_SRV_UIO_SEL__A 0x420034
#define HI_RA_RAM_SRV_UIO_SEL__W 2
#define HI_RA_RAM_SRV_UIO_SEL__M 0x3
#define HI_RA_RAM_SRV_UIO_SEL_ASEL 0x0
#define HI_RA_RAM_SRV_UIO_SEL_UIO 0x1
#define HI_RA_RAM_SRV_UIO_SET__A 0x420035
#define HI_RA_RAM_SRV_UIO_SET__W 2
#define HI_RA_RAM_SRV_UIO_SET__M 0x3
#define HI_RA_RAM_SRV_UIO_SET_OUT__B 0
#define HI_RA_RAM_SRV_UIO_SET_OUT__W 1
#define HI_RA_RAM_SRV_UIO_SET_OUT__M 0x1
#define HI_RA_RAM_SRV_UIO_SET_OUT_LO 0x0
#define HI_RA_RAM_SRV_UIO_SET_OUT_HI 0x1
#define HI_RA_RAM_SRV_UIO_SET_DIR__B 1
#define HI_RA_RAM_SRV_UIO_SET_DIR__W 1
#define HI_RA_RAM_SRV_UIO_SET_DIR__M 0x2
#define HI_RA_RAM_SRV_UIO_SET_DIR_OUT 0x0
#define HI_RA_RAM_SRV_UIO_SET_DIR_IN 0x2
#define HI_RA_RAM_SRV_RST_RES__A 0x420031
#define HI_RA_RAM_SRV_RST_RES__W 1
#define HI_RA_RAM_SRV_RST_RES__M 0x1
#define HI_RA_RAM_SRV_RST_RES_OK 0x0
#define HI_RA_RAM_SRV_RST_RES_ERROR 0x1
#define HI_RA_RAM_SRV_RST_KEY__A 0x420033
#define HI_RA_RAM_SRV_RST_KEY__W 16
#define HI_RA_RAM_SRV_RST_KEY__M 0xFFFF
#define HI_RA_RAM_SRV_RST_KEY_ACT 0x3973
#define HI_RA_RAM_SRV_CFG_RES__A 0x420031
#define HI_RA_RAM_SRV_CFG_RES__W 1
#define HI_RA_RAM_SRV_CFG_RES__M 0x1
#define HI_RA_RAM_SRV_CFG_RES_OK 0x0
#define HI_RA_RAM_SRV_CFG_RES_ERROR 0x1
#define HI_RA_RAM_SRV_CFG_KEY__A 0x420033
#define HI_RA_RAM_SRV_CFG_KEY__W 16
#define HI_RA_RAM_SRV_CFG_KEY__M 0xFFFF
#define HI_RA_RAM_SRV_CFG_KEY_ACT 0x3973
#define HI_RA_RAM_SRV_CFG_DIV__A 0x420034
#define HI_RA_RAM_SRV_CFG_DIV__W 5
#define HI_RA_RAM_SRV_CFG_DIV__M 0x1F
#define HI_RA_RAM_SRV_CFG_BDL__A 0x420035
#define HI_RA_RAM_SRV_CFG_BDL__W 6
#define HI_RA_RAM_SRV_CFG_BDL__M 0x3F
#define HI_RA_RAM_SRV_CFG_WUP__A 0x420036
#define HI_RA_RAM_SRV_CFG_WUP__W 8
#define HI_RA_RAM_SRV_CFG_WUP__M 0xFF
#define HI_RA_RAM_SRV_CFG_ACT__A 0x420037
#define HI_RA_RAM_SRV_CFG_ACT__W 4
#define HI_RA_RAM_SRV_CFG_ACT__M 0xF
#define HI_RA_RAM_SRV_CFG_ACT_SLV0__B 0
#define HI_RA_RAM_SRV_CFG_ACT_SLV0__W 1
#define HI_RA_RAM_SRV_CFG_ACT_SLV0__M 0x1
#define HI_RA_RAM_SRV_CFG_ACT_SLV0_OFF 0x0
#define HI_RA_RAM_SRV_CFG_ACT_SLV0_ON 0x1
#define HI_RA_RAM_SRV_CFG_ACT_SLV1__B 1
#define HI_RA_RAM_SRV_CFG_ACT_SLV1__W 1
#define HI_RA_RAM_SRV_CFG_ACT_SLV1__M 0x2
#define HI_RA_RAM_SRV_CFG_ACT_SLV1_OFF 0x0
#define HI_RA_RAM_SRV_CFG_ACT_SLV1_ON 0x2
#define HI_RA_RAM_SRV_CFG_ACT_BRD__B 2
#define HI_RA_RAM_SRV_CFG_ACT_BRD__W 1
#define HI_RA_RAM_SRV_CFG_ACT_BRD__M 0x4
#define HI_RA_RAM_SRV_CFG_ACT_BRD_OFF 0x0
#define HI_RA_RAM_SRV_CFG_ACT_BRD_ON 0x4
#define HI_RA_RAM_SRV_CFG_ACT_PWD__B 3
#define HI_RA_RAM_SRV_CFG_ACT_PWD__W 1
#define HI_RA_RAM_SRV_CFG_ACT_PWD__M 0x8
#define HI_RA_RAM_SRV_CFG_ACT_PWD_NOP 0x0
#define HI_RA_RAM_SRV_CFG_ACT_PWD_EXE 0x8
#define HI_RA_RAM_SRV_CPY_RES__A 0x420031
#define HI_RA_RAM_SRV_CPY_RES__W 1
#define HI_RA_RAM_SRV_CPY_RES__M 0x1
#define HI_RA_RAM_SRV_CPY_RES_OK 0x0
#define HI_RA_RAM_SRV_CPY_RES_ERROR 0x1
#define HI_RA_RAM_SRV_CPY_SBB__A 0x420033
#define HI_RA_RAM_SRV_CPY_SBB__W 12
#define HI_RA_RAM_SRV_CPY_SBB__M 0xFFF
#define HI_RA_RAM_SRV_CPY_SBB_BNK__B 0
#define HI_RA_RAM_SRV_CPY_SBB_BNK__W 6
#define HI_RA_RAM_SRV_CPY_SBB_BNK__M 0x3F
#define HI_RA_RAM_SRV_CPY_SBB_BLK__B 6
#define HI_RA_RAM_SRV_CPY_SBB_BLK__W 6
#define HI_RA_RAM_SRV_CPY_SBB_BLK__M 0xFC0
#define HI_RA_RAM_SRV_CPY_SAD__A 0x420034
#define HI_RA_RAM_SRV_CPY_SAD__W 16
#define HI_RA_RAM_SRV_CPY_SAD__M 0xFFFF
#define HI_RA_RAM_SRV_CPY_LEN__A 0x420035
#define HI_RA_RAM_SRV_CPY_LEN__W 16
#define HI_RA_RAM_SRV_CPY_LEN__M 0xFFFF
#define HI_RA_RAM_SRV_CPY_DBB__A 0x420033
#define HI_RA_RAM_SRV_CPY_DBB__W 12
#define HI_RA_RAM_SRV_CPY_DBB__M 0xFFF
#define HI_RA_RAM_SRV_CPY_DBB_BNK__B 0
#define HI_RA_RAM_SRV_CPY_DBB_BNK__W 6
#define HI_RA_RAM_SRV_CPY_DBB_BNK__M 0x3F
#define HI_RA_RAM_SRV_CPY_DBB_BLK__B 6
#define HI_RA_RAM_SRV_CPY_DBB_BLK__W 6
#define HI_RA_RAM_SRV_CPY_DBB_BLK__M 0xFC0
#define HI_RA_RAM_SRV_CPY_DAD__A 0x420034
#define HI_RA_RAM_SRV_CPY_DAD__W 16
#define HI_RA_RAM_SRV_CPY_DAD__M 0xFFFF
#define HI_RA_RAM_SRV_TRM_RES__A 0x420031
#define HI_RA_RAM_SRV_TRM_RES__W 2
#define HI_RA_RAM_SRV_TRM_RES__M 0x3
#define HI_RA_RAM_SRV_TRM_RES_OK 0x0
#define HI_RA_RAM_SRV_TRM_RES_ERROR 0x1
#define HI_RA_RAM_SRV_TRM_RES_ARBITRATION_FAILED 0x3
#define HI_RA_RAM_SRV_TRM_MST__A 0x420033
#define HI_RA_RAM_SRV_TRM_MST__W 12
#define HI_RA_RAM_SRV_TRM_MST__M 0xFFF
#define HI_RA_RAM_SRV_TRM_SEQ__A 0x420034
#define HI_RA_RAM_SRV_TRM_SEQ__W 7
#define HI_RA_RAM_SRV_TRM_SEQ__M 0x7F
#define HI_RA_RAM_SRV_TRM_TRM__A 0x420035
#define HI_RA_RAM_SRV_TRM_TRM__W 15
#define HI_RA_RAM_SRV_TRM_TRM__M 0x7FFF
#define HI_RA_RAM_SRV_TRM_TRM_DAT__B 0
#define HI_RA_RAM_SRV_TRM_TRM_DAT__W 8
#define HI_RA_RAM_SRV_TRM_TRM_DAT__M 0xFF
#define HI_RA_RAM_SRV_TRM_DBB__A 0x420033
#define HI_RA_RAM_SRV_TRM_DBB__W 12
#define HI_RA_RAM_SRV_TRM_DBB__M 0xFFF
#define HI_RA_RAM_SRV_TRM_DBB_BNK__B 0
#define HI_RA_RAM_SRV_TRM_DBB_BNK__W 6
#define HI_RA_RAM_SRV_TRM_DBB_BNK__M 0x3F
#define HI_RA_RAM_SRV_TRM_DBB_BLK__B 6
#define HI_RA_RAM_SRV_TRM_DBB_BLK__W 6
#define HI_RA_RAM_SRV_TRM_DBB_BLK__M 0xFC0
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -