option.s.bak

ucos简单示例

	AREA	Options,CODE,READONLY

CODE32
;**********OPTIONS*******************************
;_RAM_STARTADDRESS	EQU   0xc000000
_ISR_STARTADDRESS	EQU   0xc0fff00 ;GCS6:64M DRAM/SDRAM
;_ISR_STARTADDRESS	EQU   0x21fff00 ;GCS1:1M SRAM


;BUSWIDTH; 16,32
				GBLA	BUSWIDTH
BUSWIDTH	SETA	16


;"DRAM","SDRAM"
				GBLS	BDRAMTYPE
BDRAMTYPE	SETS	"SDRAM"


;This value has to be TRUE on ROM program.
;This value has to be FALSE in RAM program.
				GBLL	PLLONSTART
PLLONSTART		SETL	{TRUE}

	GBLA	PLLCLK
PLLCLK		SETA	64000000

	[	PLLCLK = 64000000	;Fin=8MHz Fout=64MHz
M_DIV	EQU 0x38
P_DIV	EQU 0x2
S_DIV	EQU 0x1 	
	]

	[	PLLCLK = 40000000	;Fin=10MHz Fout=40MHz
M_DIV	EQU 0x48
P_DIV	EQU 0x3
S_DIV	EQU 0x2 	
	]

	[	PLLCLK = 50000000	;Fin=10MHz Fout=50MHz
M_DIV	EQU 0x2a
P_DIV	EQU 0x3
S_DIV	EQU 0x1 	
	]

	[	PLLCLK = 60000000	;Fin=10MHz Fout=60MHz
M_DIV	EQU 0x34
P_DIV	EQU 0x3
S_DIV	EQU 0x1 	
	]

	[	PLLCLK = 75000000	;Fin=10MHz Fout=75MHz
M_DIV	EQU 0x43
P_DIV	EQU 0x3
S_DIV	EQU 0x1 	
	]



;**********MEMORY CONTROL PARAMETERS*******************************
;Bank 0 parameter
B0_Tacs 	EQU 0x0 ;0clk
B0_Tcos 	EQU 0x0 ;0clk
B0_Tacc 	EQU 0x3 ;4clk
B0_Tcoh 	EQU 0x0 ;0clk
B0_Tah		EQU 0x0 ;0clk
B0_Tacp 	EQU 0x0 ;0clk
B0_PMC		EQU 0x0 ;normal(1data)

;Bank 1 parameter
B1_Tacs 	EQU 0x0 ;0clk
B1_Tcos 	EQU 0x0 ;0clk
B1_Tacc 	EQU 0x2 ;3clk
B1_Tcoh 	EQU 0x0 ;0clk
B1_Tah		EQU 0x0 ;0clk
B1_Tacp 	EQU 0x0 ;2clk
B1_PMC		EQU 0x0 ;normal(1data)

;Bank 2 parameter
B2_Tacs 	EQU 0x3 ;4clk
B2_Tcos 	EQU 0x3 ;4clk
B2_Tacc 	EQU 0x7 ;14clk
B2_Tcoh 	EQU 0x3 ;4clk
B2_Tah		EQU 0x3 ;4clk
B2_Tacp 	EQU 0x3 ;6clk
B2_PMC		EQU 0x0 ;normal(1data)

;Bank 3 parameter
B3_Tacs 	EQU 0x3 ;4clk
B3_Tcos 	EQU 0x3 ;4clk
B3_Tacc 	EQU 0x7 ;14clk
B3_Tcoh 	EQU 0x3 ;4clk
B3_Tah		EQU 0x3 ;4clk
B3_Tacp 	EQU 0x3 ;6clk
B3_PMC		EQU 0x0 ;normal(1data)

;Bank 4 parameter
B4_Tacs 	EQU 0x3 ;4clk
B4_Tcos 	EQU 0x3 ;4clk
B4_Tacc 	EQU 0x7 ;14clk
B4_Tcoh 	EQU 0x3 ;4clk
B4_Tah		EQU 0x3 ;4clk
B4_Tacp 	EQU 0x3 ;6clk
B4_PMC		EQU 0x0 ;normal(1data)

;Bank 5 parameter
B5_Tacs 	EQU 0x3 ;4clk
B5_Tcos 	EQU 0x3 ;4clk
B5_Tacc 	EQU 0x7 ;14clk
B5_Tcoh 	EQU 0x3 ;4clk
B5_Tah		EQU 0x3 ;4clk
B5_Tacp 	EQU 0x3 ;6clk
B5_PMC		EQU 0x0 ;normal(1data)

;Bank 6(if SROM) parameter
B6_Tacs 	EQU 0x3 ;4clk
B6_Tcos 	EQU 0x3 ;4clk
B6_Tacc 	EQU 0x7 ;14clk
B6_Tcoh 	EQU 0x3 ;4clk
B6_Tah		EQU 0x3 ;4clk
B6_Tacp 	EQU 0x3 ;6clk
B6_PMC		EQU 0x0 ;normal(1data)

;Bank 7(if SROM) parameter
B7_Tacs 	EQU 0x3 ;4clk
B7_Tcos 	EQU 0x3 ;4clk
B7_Tacc 	EQU 0x7 ;14clk
B7_Tcoh 	EQU 0x3 ;4clk
B7_Tah		EQU 0x3 ;4clk
B7_Tacp 	EQU 0x3 ;6clk
B7_PMC		EQU 0x0 ;normal(1data)

;Bank 6 parameter
	[ BDRAMTYPE="DRAM"	;MT=01(FP DRAM) or 10(EDO DRAM) 
B6_MT		EQU 0x2 ;EDO DRAM
B6_Trcd 	EQU 0x0 ;1clk
B6_Tcas 	EQU 0x0 ;1clk
B6_Tcp		EQU 0x0 ;1clk
B6_CAN		EQU 0x2 ;10bit
	| ;"SDRAM"		;MT=11(SDRAM)
B6_MT		EQU 0x3 ;SDRAM
B6_Trcd 	EQU 0x0 ;2clk
B6_SCAN 	EQU 0x0 ;8bit
	]




;Bank 7 parameter
	[ BDRAMTYPE="DRAM"	;MT=01(FP DRAM) or 10(EDO DRAM) 
B7_MT		EQU 0x2 ;EDO DRAM
B7_Trcd 	EQU 0x0 ;2clk
B7_Tcas 	EQU 0x0 ;2clk
B7_Tcp		EQU 0x0 ;2clk
B7_CAN		EQU 0x2 ;10bit
	| ;"SDRAM"		;MT=11(SDRAM)
B7_MT		EQU 0x3 ;SDRAM
B7_Trcd 	EQU 0x0 ;2clk
B7_SCAN 	EQU 0x0 ;8bit
	]

;REFRESH parameter
REFEN		EQU 0x1 ;Refresh enable
TREFMD		EQU 0x0 ;CBR(CAS before RAS)/Auto refresh
Trp 		EQU 0x0 ;2clk
Trc 		EQU 0x1 ;5clk
Tchr		EQU 0x2 ;3clk
REFCNT		EQU 1113	;period=15.6us, MCLK=60Mhz
;REFCNT		EQU 1425	;period=15.6us, MCLK=40Mhz
;************************************************
	END