ide_ext.xml

来自「非常优秀的CPLD源代码」· XML 代码 · 共 4 行 · 第 1/2 页

<document><ascFile>IDE_EXT.rpt</ascFile><devFile>C:/Xilinx/xc9500xl/data/xc9572xl.chp</devFile><mfdFile>IDE_EXT.mfd</mfdFile><htmlFile logo="xc9500xl_logo.jpg" pin_legend="pinlegend.htm" logic_legend="logiclegend.htm"/><header pkg="VQ64" date=" 4-29-2005" time=" 10:02AM" speed="-10" design="IDE_EXT" device="XC9572XL" status="1" eqnType="2" version="1.0" statusStr="Successful" swVersion="G.23"/><inputs id="NRD"/><inputs id="DATA0PIN_SPECSIG"/><inputs id="NCS4"/><inputs id="NWE"/><inputs id="DATA1PIN_SPECSIG"/><inputs id="DATA2PIN_SPECSIG"/><inputs id="DATA3PIN_SPECSIG"/><inputs id="DATA4PIN_SPECSIG"/><inputs id="DATA5PIN_SPECSIG"/><inputs id="DATA6PIN_SPECSIG"/><inputs id="DATA7PIN_SPECSIG"/><inputs id="NCS3"/><inputs id="NCS2"/><inputs id="ADDR2"/><inputs id="ADDR3"/><inputs id="ADDR4"/><inputs id="ADDR5"/><inputs id="ADDR6"/><inputs id="NRST"/><inputs id="IDE_INT"/><inputs id="IO_IDE_INT"/><pin id="FB1_MC2_PIN8" use="O" pinnum="8" signal="IDE_DA0_SPECSIG"/><pin id="FB1_MC3_PIN12" use="O" pinnum="12" signal="IO_IDE_DA1_SPECSIG"/><pin id="FB1_MC4_PIN13" use="O" pinnum="13" signal="IO_IDE_DA2_SPECSIG"/><pin id="FB1_MC5_PIN9" use="O" pinnum="9" signal="IDE_DA1_SPECSIG"/><pin id="FB1_MC6_PIN10" use="O" pinnum="10" signal="IDE_DA2_SPECSIG"/><pin id="FB1_MC8_PIN11" use="O" pinnum="11" signal="IO_IDE_DA0_SPECSIG"/><pin id="FB1_MC9_PIN15" use="O" pinnum="15" signal="IO_IDE_CS0"/><pin id="FB1_MC10_PIN18" use="O" pinnum="18" signal="IO_IDE_IOW"/><pin id="FB1_MC11_PIN16" use="O" pinnum="16" signal="IO_IDE_CS1"/><pin id="FB1_MC12_PIN23" pinnum="23"/><pin id="FB1_MC14_PIN17" pinnum="17"/><pin id="FB1_MC15_PIN19" use="O" pinnum="19" signal="IO_IDE_IOR"/><pin id="FB1_MC17_PIN20" use="O" pinnum="20" signal="IO_IDE_RST"/><pin id="FB2_MC2_PIN60" use="I" pinnum="60" signal="NCS3"/><pin id="FB2_MC3_PIN58" use="I" pinnum="58" signal="IDE_INT"/><pin id="FB2_MC4_PIN59" use="I" pinnum="59" signal="NCS2"/><pin id="FB2_MC5_PIN61" use="I" pinnum="61" signal="NCS4"/><pin id="FB2_MC6_PIN62" use="I" pinnum="62" signal="NRD"/><pin id="FB2_MC8_PIN63" use="I" pinnum="63" signal="NWE"/><pin id="FB2_MC9_PIN64" use="I" pinnum="64" signal="NRST"/><pin id="FB2_MC10_PIN1" use="O" pinnum="1" signal="IDE_CS0"/><pin id="FB2_MC11_PIN2" use="O" pinnum="2" signal="IDE_RST"/><pin id="FB2_MC12_PIN4" use="O" pinnum="4" signal="IDE_CS1"/><pin id="FB2_MC14_PIN5" use="O" pinnum="5" signal="IDE_IOW"/><pin id="FB2_MC15_PIN6" use="O" pinnum="6" signal="IDE_IOR"/><pin id="FB2_MC17_PIN7" pinnum="7"/><pin id="FB3_MC2_PIN22" use="I" pinnum="22" signal="ADDR2"/><pin id="FB3_MC3_PIN31" use="I" pinnum="31" signal="ADDR6"/><pin id="FB3_MC4_PIN32" use="O" pinnum="32" signal="BUF_DIR"/><pin id="FB3_MC5_PIN24" use="I" pinnum="24" signal="ADDR3"/><pin id="FB3_MC6_PIN34" pinnum="34"/><pin id="FB3_MC8_PIN25" use="I" pinnum="25" signal="ADDR4"/><pin id="FB3_MC9_PIN27" use="I" pinnum="27" signal="ADDR5"/><pin id="FB3_MC10_PIN39" pinnum="39"/><pin id="FB3_MC11_PIN33" use="O" pinnum="33" signal="BUF_OE"/><pin id="FB3_MC12_PIN40" pinnum="40"/><pin id="FB3_MC14_PIN35" pinnum="35"/><pin id="FB3_MC15_PIN36" pinnum="36"/><pin id="FB3_MC16_PIN42" pinnum="42"/><pin id="FB3_MC17_PIN38" pinnum="38"/><pin id="FB4_MC2_PIN43" use="I" pinnum="43" signal="IO_IDE_INT"/><pin id="FB4_MC3_PIN46" use="IO_SPECSIG" pinnum="46" signal="DATA2_SPECSIG"/><pin id="FB4_MC4_PIN47" use="IO_SPECSIG" pinnum="47" signal="DATA3_SPECSIG"/><pin id="FB4_MC5_PIN44" use="IO_SPECSIG" pinnum="44" signal="DATA0_SPECSIG"/><pin id="FB4_MC6_PIN49" use="IO_SPECSIG" pinnum="49" signal="DATA5_SPECSIG"/><pin id="FB4_MC8_PIN45" use="IO_SPECSIG" pinnum="45" signal="DATA1_SPECSIG"/><pin id="FB4_MC10_PIN51" use="IO_SPECSIG" pinnum="51" signal="DATA7_SPECSIG"/><pin id="FB4_MC11_PIN48" use="IO_SPECSIG" pinnum="48" signal="DATA4_SPECSIG"/><pin id="FB4_MC12_PIN52" use="O" pinnum="52" signal="IRQ0"/><pin id="FB4_MC14_PIN50" use="IO_SPECSIG" pinnum="50" signal="DATA6_SPECSIG"/><pin id="FB4_MC15_PIN56" use="O" pinnum="56" signal="IRQ3"/><pin id="FB4_MC17_PIN57" use="O" pinnum="57" signal="NWAIT"/><fblock id="FB1" pinUse="11" inputUse="9"><macrocell id="FB1_MC1"/><macrocell id="FB1_MC2" pin="FB1_MC2_PIN8" sigUse="1" signal="IDE_DA0_SPECSIG"><pterms pt1="FB1_2_1"/></macrocell><macrocell id="FB1_MC3" pin="FB1_MC3_PIN12" sigUse="1" signal="IO_IDE_DA1_SPECSIG"><pterms pt1="FB1_3_1"/></macrocell><macrocell id="FB1_MC4" pin="FB1_MC4_PIN13" sigUse="1" signal="IO_IDE_DA2_SPECSIG"><pterms pt1="FB1_4_1"/></macrocell><macrocell id="FB1_MC5" pin="FB1_MC5_PIN9" sigUse="1" signal="IDE_DA1_SPECSIG"><pterms pt1="FB1_5_1"/></macrocell><macrocell id="FB1_MC6" pin="FB1_MC6_PIN10" sigUse="1" signal="IDE_DA2_SPECSIG"><pterms pt1="FB1_6_1"/></macrocell><macrocell id="FB1_MC7"/><macrocell id="FB1_MC8" pin="FB1_MC8_PIN11" sigUse="1" signal="IO_IDE_DA0_SPECSIG"><pterms pt1="FB1_8_1"/></macrocell><macrocell id="FB1_MC9" pin="FB1_MC9_PIN15" sigUse="1" signal="IO_IDE_CS0"><pterms pt1="FB1_9_1"/></macrocell><macrocell id="FB1_MC10" pin="FB1_MC10_PIN18" sigUse="2" signal="IO_IDE_IOW"><pterms pt1="FB1_10_1"/></macrocell><macrocell id="FB1_MC11" pin="FB1_MC11_PIN16" sigUse="1" signal="IO_IDE_CS1"><pterms pt1="FB1_11_1"/></macrocell><macrocell id="FB1_MC12" pin="FB1_MC12_PIN23"/><macrocell id="FB1_MC13"/><macrocell id="FB1_MC14" pin="FB1_MC14_PIN17"/><macrocell id="FB1_MC15" pin="FB1_MC15_PIN19" sigUse="2" signal="IO_IDE_IOR"><pterms pt1="FB1_15_1"/></macrocell><macrocell id="FB1_MC16"/><macrocell id="FB1_MC17" pin="FB1_MC17_PIN20" sigUse="1" signal="IO_IDE_RST"><pterms pt1="FB1_17_1"/></macrocell><macrocell id="FB1_MC18"/><fbinput id="FB1_I1" signal="NRD"/><fbinput id="FB1_I2" signal="ADDR2"/><fbinput id="FB1_I3" signal="ADDR3"/><fbinput id="FB1_I4" signal="ADDR4"/><fbinput id="FB1_I5" signal="ADDR5"/><fbinput id="FB1_I6" signal="ADDR6"/><fbinput id="FB1_I7" signal="NRST"/><fbinput id="FB1_I8" signal="NCS3"/><fbinput id="FB1_I9" signal="NWE"/><pterm id="FB1_2_1"><signal id="ADDR2"/></pterm><pterm id="FB1_3_1"><signal id="ADDR3"/></pterm><pterm id="FB1_4_1"><signal id="ADDR4"/></pterm><pterm id="FB1_5_1"><signal id="ADDR3"/></pterm><pterm id="FB1_6_1"><signal id="ADDR4"/></pterm><pterm id="FB1_8_1"><signal id="ADDR2"/></pterm><pterm id="FB1_9_1"><signal id="ADDR5"/></pterm><pterm id="FB1_10_1"><signal id="NCS3" negated="ON"/><signal id="NWE" negated="ON"/></pterm><pterm id="FB1_11_1"><signal id="ADDR6"/></pterm><pterm id="FB1_15_1"><signal id="NCS3" negated="ON"/><signal id="NRD" negated="ON"/></pterm><pterm id="FB1_17_1"><signal id="NRST"/></pterm><equation id="IDE_DA0_SPECSIG"><d2><eq_pterm ptindx="FB1_2_1"/></d2></equation><equation id="IO_IDE_DA1_SPECSIG"><d2><eq_pterm ptindx="FB1_3_1"/></d2></equation><equation id="IO_IDE_DA2_SPECSIG"><d2><eq_pterm ptindx="FB1_4_1"/></d2></equation><equation id="IDE_DA1_SPECSIG"><d2><eq_pterm ptindx="FB1_5_1"/></d2></equation><equation id="IDE_DA2_SPECSIG"><d2><eq_pterm ptindx="FB1_6_1"/></d2></equation><equation id="IO_IDE_DA0_SPECSIG"><d2><eq_pterm ptindx="FB1_8_1"/></d2></equation><equation id="IO_IDE_CS0"><d2><eq_pterm ptindx="FB1_9_1"/></d2></equation><equation id="IO_IDE_IOW" negated="ON"><d2><eq_pterm ptindx="FB1_10_1"/></d2></equation><equation id="IO_IDE_CS1"><d2><eq_pterm ptindx="FB1_11_1"/></d2></equation><equation id="IO_IDE_IOR" negated="ON"><d2><eq_pterm ptindx="FB1_15_1"/></d2></equation><equation id="IO_IDE_RST"><d2><eq_pterm ptindx="FB1_17_1"/></d2></equation></fblock><fblock id="FB2" pinUse="12" inputUse="6"><macrocell id="FB2_MC1"/><macrocell id="FB2_MC2" pin="FB2_MC2_PIN60"/><macrocell id="FB2_MC3" pin="FB2_MC3_PIN58"/><macrocell id="FB2_MC4" pin="FB2_MC4_PIN59"/><macrocell id="FB2_MC5" pin="FB2_MC5_PIN61"/><macrocell id="FB2_MC6" pin="FB2_MC6_PIN62"/><macrocell id="FB2_MC7"/><macrocell id="FB2_MC8" pin="FB2_MC8_PIN63"/><macrocell id="FB2_MC9" pin="FB2_MC9_PIN64"/><macrocell id="FB2_MC10" pin="FB2_MC10_PIN1" sigUse="1" signal="IDE_CS0"><pterms pt1="FB2_10_1"/></macrocell><macrocell id="FB2_MC11" pin="FB2_MC11_PIN2" sigUse="1" signal="IDE_RST"><pterms pt1="FB2_11_1"/></macrocell><macrocell id="FB2_MC12" pin="FB2_MC12_PIN4" sigUse="1" signal="IDE_CS1"><pterms pt1="FB2_12_1"/></macrocell><macrocell id="FB2_MC13"/><macrocell id="FB2_MC14" pin="FB2_MC14_PIN5" sigUse="2" signal="IDE_IOW"><pterms pt1="FB2_14_1"/></macrocell><macrocell id="FB2_MC15" pin="FB2_MC15_PIN6" sigUse="2" signal="IDE_IOR"><pterms pt1="FB2_15_1"/></macrocell><macrocell id="FB2_MC16"/><macrocell id="FB2_MC17" pin="FB2_MC17_PIN7"/><macrocell id="FB2_MC18"/><fbinput id="FB2_I1" signal="NRD"/><fbinput id="FB2_I2" signal="ADDR5"/><fbinput id="FB2_I3" signal="ADDR6"/><fbinput id="FB2_I4" signal="NRST"/><fbinput id="FB2_I5" signal="NCS2"/><fbinput id="FB2_I6" signal="NWE"/><pterm id="FB2_10_1"><signal id="ADDR5"/></pterm><pterm id="FB2_11_1"><signal id="NRST"/></pterm><pterm id="FB2_12_1"><signal id="ADDR6"/></pterm><pterm id="FB2_14_1"><signal id="NCS2" negated="ON"/><signal id="NWE" negated="ON"/></pterm><pterm id="FB2_15_1"><signal id="NCS2" negated="ON"/><signal id="NRD" negated="ON"/></pterm><equation id="IDE_CS0"><d2><eq_pterm ptindx="FB2_10_1"/></d2></equation><equation id="IDE_RST"><d2><eq_pterm ptindx="FB2_11_1"/></d2></equation><equation id="IDE_CS1"><d2><eq_pterm ptindx="FB2_12_1"/></d2></equation><equation id="IDE_IOW" negated="ON"><d2><eq_pterm ptindx="FB2_14_1"/></d2></equation><equation id="IDE_IOR" negated="ON"><d2><eq_pterm ptindx="FB2_15_1"/></d2></equation></fblock><fblock id="FB3" pinUse="7" inputUse="4"><macrocell id="FB3_MC1"/><macrocell id="FB3_MC2" pin="FB3_MC2_PIN22"/><macrocell id="FB3_MC3" pin="FB3_MC3_PIN31"/><macrocell id="FB3_MC4" pin="FB3_MC4_PIN32" sigUse="1" signal="BUF_DIR"><pterms pt1="FB3_4_1"/></macrocell><macrocell id="FB3_MC5" pin="FB3_MC5_PIN24"/><macrocell id="FB3_MC6" pin="FB3_MC6_PIN34"/><macrocell id="FB3_MC7"/><macrocell id="FB3_MC8" pin="FB3_MC8_PIN25"/><macrocell id="FB3_MC9" pin="FB3_MC9_PIN27"/><macrocell id="FB3_MC10" pin="FB3_MC10_PIN39"/><macrocell id="FB3_MC11" pin="FB3_MC11_PIN33" sigUse="3" signal="BUF_OE"><pterms pt1="FB3_11_1"/></macrocell><macrocell id="FB3_MC12" pin="FB3_MC12_PIN40"/><macrocell id="FB3_MC13"/><macrocell id="FB3_MC14" pin="FB3_MC14_PIN35"/><macrocell id="FB3_MC15" pin="FB3_MC15_PIN36"/><macrocell id="FB3_MC16" pin="FB3_MC16_PIN42"/><macrocell id="FB3_MC17" pin="FB3_MC17_PIN38"/><macrocell id="FB3_MC18"/><fbinput id="FB3_I1" signal="NRD"/><fbinput id="FB3_I2" signal="NCS2"/><fbinput id="FB3_I3" signal="NCS3"/><fbinput id="FB3_I4" signal="NCS4"/><pterm id="FB3_4_1"><signal id="NRD"/></pterm><pterm id="FB3_11_1"><signal id="NCS4"/><signal id="NCS3"/><signal id="NCS2"/></pterm><equation id="BUF_DIR"><d2><eq_pterm ptindx="FB3_4_1"/></d2></equation><equation id="BUF_OE"><d2><eq_pterm ptindx="FB3_11_1"/></d2></equation></fblock><fblock id="FB4" pinUse="12" inputUse="13"><macrocell id="FB4_MC1"/><macrocell id="FB4_MC2" pin="FB4_MC2_PIN43"/><macrocell id="FB4_MC3" pin="FB4_MC3_PIN46" sigUse="4" signal="DATA2_SPECSIG"><pterms pt1="FB4_3_1" pt2="FB4_3_2" pt3="FB4_3_3"/></macrocell><macrocell id="FB4_MC4" pin="FB4_MC4_PIN47" sigUse="4" signal="DATA3_SPECSIG"><pterms pt1="FB4_4_1" pt2="FB4_4_2" pt3="FB4_4_3"/></macrocell><macrocell id="FB4_MC5" pin="FB4_MC5_PIN44" sigUse="4" signal="DATA0_SPECSIG"><pterms pt1="FB4_5_1" pt2="FB4_5_2" pt3="FB4_5_3"/></macrocell><macrocell id="FB4_MC6" pin="FB4_MC6_PIN49" sigUse="4" signal="DATA5_SPECSIG"><pterms pt1="FB4_6_1" pt2="FB4_6_2" pt3="FB4_6_3"/></macrocell><macrocell id="FB4_MC7"/><macrocell id="FB4_MC8" pin="FB4_MC8_PIN45" sigUse="4" signal="DATA1_SPECSIG"><pterms pt1="FB4_8_1" pt2="FB4_8_2" pt3="FB4_8_3"/></macrocell><macrocell id="FB4_MC9"/><macrocell id="FB4_MC10" pin="FB4_MC10_PIN51" sigUse="4" signal="DATA7_SPECSIG"><pterms pt1="FB4_10_1" pt2="FB4_10_2" pt3="FB4_10_3"/></macrocell><macrocell id="FB4_MC11" pin="FB4_MC11_PIN48" sigUse="4" signal="DATA4_SPECSIG"><pterms pt1="FB4_11_1" pt2="FB4_11_2" pt3="FB4_11_3"/></macrocell><macrocell id="FB4_MC12" pin="FB4_MC12_PIN52" sigUse="1" signal="IRQ0"><pterms pt1="FB4_12_1"/></macrocell><macrocell id="FB4_MC13"/><macrocell id="FB4_MC14" pin="FB4_MC14_PIN50" sigUse="4" signal="DATA6_SPECSIG"><pterms pt1="FB4_14_1" pt2="FB4_14_2" pt3="FB4_14_3"/></macrocell><macrocell id="FB4_MC15" pin="FB4_MC15_PIN56" sigUse="1" signal="IRQ3"><pterms pt1="FB4_15_1"/></macrocell><macrocell id="FB4_MC16"/><macrocell id="FB4_MC17" pin="FB4_MC17_PIN57" sigUse="0" signal="NWAIT"/><macrocell id="FB4_MC18"/><fbinput id="FB4_I1" signal="NRD"/><fbinput id="FB4_I2" signal="IDE_INT"/><fbinput id="FB4_I3" signal="IO_IDE_INT"/><fbinput id="FB4_I4" fbk="PIN" signal="DATA0PIN_SPECSIG"/><fbinput id="FB4_I5" fbk="PIN" signal="DATA1PIN_SPECSIG"/><fbinput id="FB4_I6" fbk="PIN" signal="DATA2PIN_SPECSIG"/><fbinput id="FB4_I7" fbk="PIN" signal="DATA3PIN_SPECSIG"/><fbinput id="FB4_I8" fbk="PIN" signal="DATA4PIN_SPECSIG"/><fbinput id="FB4_I9" fbk="PIN" signal="DATA5PIN_SPECSIG"/><fbinput id="FB4_I10" fbk="PIN" signal="DATA6PIN_SPECSIG"/><fbinput id="FB4_I11" fbk="PIN" signal="DATA7PIN_SPECSIG"/><fbinput id="FB4_I12" signal="NCS4"/><fbinput id="FB4_I13" signal="NWE"/><pterm id="FB4_3_1"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA2PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB4_3_2"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA2PIN_SPECSIG"/></pterm><pterm id="FB4_3_3"><signal id="NCS4" negated="ON"/><signal id="NRD" negated="ON"/></pterm><pterm id="FB4_4_1"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA3PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB4_4_2"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA3PIN_SPECSIG"/></pterm><pterm id="FB4_4_3"><signal id="NCS4" negated="ON"/><signal id="NRD" negated="ON"/></pterm><pterm id="FB4_5_1"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA0PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB4_5_2"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA0PIN_SPECSIG"/></pterm><pterm id="FB4_5_3"><signal id="NCS4" negated="ON"/><signal id="NRD" negated="ON"/></pterm><pterm id="FB4_6_1"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA5PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB4_6_2"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA5PIN_SPECSIG"/></pterm><pterm id="FB4_6_3"><signal id="NCS4" negated="ON"/><signal id="NRD" negated="ON"/></pterm><pterm id="FB4_8_1"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA1PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB4_8_2"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA1PIN_SPECSIG"/></pterm><pterm id="FB4_8_3"><signal id="NCS4" negated="ON"/><signal id="NRD" negated="ON"/></pterm><pterm id="FB4_10_1"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA7PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB4_10_2"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA7PIN_SPECSIG"/></pterm><pterm id="FB4_10_3"><signal id="NCS4" negated="ON"/><signal id="NRD" negated="ON"/></pterm><pterm id="FB4_11_1"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA4PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB4_11_2"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA4PIN_SPECSIG"/></pterm><pterm id="FB4_11_3"><signal id="NCS4" negated="ON"/><signal id="NRD" negated="ON"/></pterm><pterm id="FB4_12_1"><signal id="IDE_INT"/></pterm><pterm id="FB4_14_1"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA6PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB4_14_2"><signal id="NCS4" negated="ON"/><signal id="NWE" negated="ON"/><signal id="DATA6PIN_SPECSIG"/></pterm><pterm id="FB4_14_3"><signal id="NCS4" negated="ON"/><signal id="NRD" negated="ON"/></pterm><pterm id="FB4_15_1"><signal id="IO_IDE_INT"/></pterm><equation id="DATA2_SPECSIG" regUse="D"><d2><eq_pterm ptindx="GND"/></d2><clk><eq_pterm ptindx="GND"/></clk><set><eq_pterm ptindx="FB4_3_2"/></set><reset><eq_pterm ptindx="FB4_3_1"/></reset><oe><eq_pterm ptindx="FB4_3_3"/></oe><prld ptindx="GND"/></equation><equation id="DATA3_SPECSIG" regUse="D"><d2><eq_pterm ptindx="GND"/></d2><clk><eq_pterm ptindx="GND"/></clk><set><eq_pterm ptindx="FB4_4_2"/></set><reset><eq_pterm ptindx="FB4_4_1"/></reset><oe><eq_pterm ptindx="FB4_4_3"/></oe><prld ptindx="GND"/></equation><equation id="DATA0_SPECSIG" regUse="D"><d2><eq_pterm ptindx="GND"/></d2><clk><eq_pterm ptindx="GND"/></clk><set><eq_pterm ptindx="FB4_5_2"/></set><reset><eq_pterm ptindx="FB4_5_1"/></reset><oe><eq_pterm ptindx="FB4_5_3"/></oe><prld ptindx="GND"/></equation><equation id="DATA5_SPECSIG" regUse="D"><d2><eq_pterm ptindx="GND"/></d2><clk><eq_pterm ptindx="GND"/></clk><set><eq_pterm ptindx="FB4_6_2"/></set><reset><eq_pterm ptindx="FB4_6_1"/></reset><oe><eq_pterm ptindx="FB4_6_3"/></oe><prld ptindx="GND"/></equation><equation id="DATA1_SPECSIG" regUse="D"><d2><eq_pterm ptindx="GND"/></d2><clk><eq_pterm ptindx="GND"/></clk><set><eq_pterm ptindx="FB4_8_2"/></set><reset><eq_pterm ptindx="FB4_8_1"/></reset><oe><eq_pterm ptindx="FB4_8_3"/></oe><prld ptindx="GND"/></equation><equation id="DATA7_SPECSIG" regUse="D"><d2><eq_pterm ptindx="GND"/></d2><clk><eq_pterm ptindx="GND"/></clk><set><eq_pterm ptindx="FB4_10_2"/></set><reset><eq_pterm ptindx="FB4_10_1"/></reset><oe><eq_pterm ptindx="FB4_10_3"/></oe><prld ptindx="GND"/></equation><equation id="DATA4_SPECSIG" regUse="D"><d2><eq_pterm ptindx="GND"/></d2><clk><eq_pterm ptindx="GND"/></clk><set><eq_pterm ptindx="FB4_11_2"/></set><reset><eq_pterm ptindx="FB4_11_1"/></reset><oe><eq_pterm ptindx="FB4_11_3"/></oe><prld ptindx="GND"/></equation><equation id="IRQ0"><d2><eq_pterm ptindx="FB4_12_1"/></d2></equation><equation id="DATA6_SPECSIG" regUse="D"><d2><eq_pterm ptindx="GND"/></d2><clk><eq_pterm ptindx="GND"/></clk><set><eq_pterm ptindx="FB4_14_2"/></set><reset><eq_pterm ptindx="FB4_14_1"/></reset><oe><eq_pterm ptindx="FB4_14_3"/></oe><prld ptindx="GND"/></equation><equation id="IRQ3"><d2><eq_pterm ptindx="FB4_15_1"/></d2></equation><equation id="NWAIT"><d2><eq_pterm ptindx="VCC"/></d2></equation></fblock><vcc/><gnd/><messages><warning>Cpld:1007 - Removing unused input(s) 'IDE_IORDY'.  The input(s) are   unused after optimization. Please verify functionality via simulation.</warning><warning>Cpld:1007 - Removing unused input(s) 'IO_IDE_IORDY'.  The input(s) are   unused after optimization. Please verify functionality via simulation.</warning></messages><compOpts loc="ON" part="xc9572xl-10-VQ64" prld="LOW" slew="FAST" mlopt="ON" power="STD" gsropt="ON" gtsopt="ON" inputs="54" keepio="OFF" pterms="25" unused="FLOAT" exhaust="OFF" gclkopt="ON" wysiwyg="OFF" ignorets="OFF" optimize="SPEED" terminate="KEEPER"/><specSig value="DATA&lt;0&gt;.PIN" signal="DATA0PIN_SPECSIG"/><specSig value="DATA&lt;1&gt;.PIN" signal="DATA1PIN_SPECSIG"/><specSig value="DATA&lt;2&gt;.PIN" signal="DATA2PIN_SPECSIG"/><specSig value="DATA&lt;3&gt;.PIN" signal="DATA3PIN_SPECSIG"/><specSig value="DATA&lt;4&gt;.PIN" signal="DATA4PIN_SPECSIG"/><specSig value="DATA&lt;5&gt;.PIN" signal="DATA5PIN_SPECSIG"/><specSig value="DATA&lt;6&gt;.PIN" signal="DATA6PIN_SPECSIG"/><specSig value="DATA&lt;7&gt;.PIN" signal="DATA7PIN_SPECSIG"/><specSig value="IDE_DA&lt;0&gt;" signal="IDE_DA0_SPECSIG"/><specSig value="IO_IDE_DA&lt;1&gt;" signal="IO_IDE_DA1_SPECSIG"/><specSig value="IO_IDE_DA&lt;2&gt;" signal="IO_IDE_DA2_SPECSIG"/><specSig value="IDE_DA&lt;1&gt;" signal="IDE_DA1_SPECSIG"/><specSig value="IDE_DA&lt;2&gt;" signal="IDE_DA2_SPECSIG"/><specSig value="IO_IDE_DA&lt;0&gt;" signal="IO_IDE_DA0_SPECSIG"/><specSig value="I/O" signal="IO_SPECSIG"/><specSig value="DATA&lt;2&gt;" signal="DATA2_SPECSIG"/><specSig value="DATA&lt;3&gt;" signal="DATA3_SPECSIG"/><specSig value="DATA&lt;0&gt;" signal="DATA0_SPECSIG"/><specSig value="DATA&lt;5&gt;" signal="DATA5_SPECSIG"/><specSig value="DATA&lt;1&gt;" signal="DATA1_SPECSIG"/><specSig value="DATA&lt;7&gt;" signal="DATA7_SPECSIG"/><specSig value="DATA&lt;4&gt;" signal="DATA4_SPECSIG"/><specSig value="DATA&lt;6&gt;" signal="DATA6_SPECSIG"/></document>