125.htm

pcb设计资料初学者难得的入门资料包含工厂制作过程

是用闻亭的PCI的仿真器吗？？？他上面的文档可是要20k的上拉电阻的。 <br>
  <br>
【 在 huaxing (渭河) 的大作中提到: 】 <br>
: 我做过的，用4.7K没问题 <br>
  <br>
  <br>
-- <br>
  <br>
  <br>
※ 来源:·BBS 水木清华站 smth.edu.cn·[FROM: 202.117.48.51] <br>
发信人: bayou (Reach Higher), 信区: DSPTech <br>
标  题: Re: 请问自己做的5409的板子的问题，急，谢谢！！ <br>
发信站: BBS 水木清华站 (Wed Jun 12 12:01:28 2002) <br>
  <br>
用的是合众达的并口仿真器。 <br>
现在已经基本搞定了。 <br>
DSP状态如下： <br>
NMI,READY,HOLD,EMU0,EMU1,MP/MC,通过4.7K电阻上拉。 <br>
仿真器可以检测到DSP，并且可以下载程序，运行也没有问题了。 <br>
  <br>
  <br>
谢谢各位高手的指点。 <br>
1.但是由于我做的是双层板，而且在布线时没有经验，板上的高频干扰 <br>
很严重，虽然可以看到正常的信号，但是总有100Mhz的高频干扰存在。 <br>
电源和地上都有。 <br>
2.我的DSP的某些IO和串口接到了CPLD上面，发现如果CPLD运行后，DSP <br>
串口输出的信号变小了，是不是DSP串口的驱动能力不能驱动CPLD呢？ <br>
  <br>
如何消除高频干扰？ <br>
再次谢谢！ <br>
  <br>
【 在 Soloman (煮鹤焚琴一俗夫) 的大作中提到: 】 <br>
: 是用闻亭的PCI的仿真器吗？？？他上面的文档可是要20k的上拉电阻的。 <br>
  <br>
  <br>
-- <br>
  <br>
                     少壮不努力，老大徒伤悲 <br>
  <br>
  <br>
※ 来源:·BBS 水木清华站 smth.edu.cn·[FROM: 166.111.55.164] <br>
发信人: huaxing (渭河), 信区: DSPTech <br>
标  题: Re: 请问自己做的5409的板子的问题，急，谢谢！！ <br>

发信站: BBS 水木清华站 (Wed Jun 12 12:48:05 2002) <br>
  <br>
是seed的，isa <br>
  <br>
  <br>
【 在 Soloman (煮鹤焚琴一俗夫) 的大作中提到: 】 <br>
: 是用闻亭的PCI的仿真器吗？？？他上面的文档可是要20k的上拉电阻的。 <br>
  <br>
  <br>
-- <br>
  <br>
※ 来源:·BBS 水木清华站 smth.edu.cn·[FROM: 202.204.6.194] <br>
发信人: huaxing (渭河), 信区: DSPTech <br>
标  题: Re: 请问自己做的5409的板子的问题，急，谢谢！！ <br>
发信站: BBS 水木清华站 (Wed Jun 12 12:52:04 2002) <br>
  <br>
其实可以加个244之类，或者价格匹配电阻 <br>
多加去耦电容 <br>
  <br>
  <br>
  <br>
  <br>
  <br>
【 在 bayou (Reach Higher) 的大作中提到: 】 <br>
: 用的是合众达的并口仿真器。 <br>
: 现在已经基本搞定了。 <br>
: DSP状态如下： <br>
: NMI,READY,HOLD,EMU0,EMU1,MP/MC,通过4.7K电阻上拉。 <br>
: 仿真器可以检测到DSP，并且可以下载程序，运行也没有问题了。 <br>
: 谢谢各位高手的指点。 <br>
: 1.但是由于我做的是双层板，而且在布线时没有经验，板上的高频干扰 <br>
: 很严重，虽然可以看到正常的信号，但是总有100Mhz的高频干扰存在。 <br>
: 电源和地上都有。 <br>
: 2.我的DSP的某些IO和串口接到了CPLD上面，发现如果CPLD运行后，DSP <br>
: 串口输出的信号变小了，是不是DSP串口的驱动能力不能驱动CPLD呢？ <br>
: ................... <br>
  <br>
-- <br>
  <br>
※ 来源:·BBS 水木清华站 smth.edu.cn·[FROM: 202.204.6.194] <br>
发信人: still (止), 信区: DSPTech <br>
标  题: Re: 请问自己做的5409的板子的问题，急，谢谢！！ <br>
发信站: BBS 水木清华站 (Wed Jun 12 15:01:35 2002) <br>
  <br>
  <br>
  <br>
你的CPLD是几伏的啊，是不是和DSP的电压一样的 <br>
  <br>
克服高频干扰最好做多层板 <br>
  <br>
【 在 bayou (Reach Higher) 的大作中提到: 】 <br>
: 用的是合众达的并口仿真器。 <br>
: 现在已经基本搞定了。 <br>
: DSP状态如下： <br>
: NMI,READY,HOLD,EMU0,EMU1,MP/MC,通过4.7K电阻上拉。 <br>
: 仿真器可以检测到DSP，并且可以下载程序，运行也没有问题了。 <br>
: 谢谢各位高手的指点。 <br>
: 1.但是由于我做的是双层板，而且在布线时没有经验，板上的高频干扰 <br>
: 很严重，虽然可以看到正常的信号，但是总有100Mhz的高频干扰存在。 <br>
: 电源和地上都有。 <br>
: 2.我的DSP的某些IO和串口接到了CPLD上面，发现如果CPLD运行后，DSP <br>
: 串口输出的信号变小了，是不是DSP串口的驱动能力不能驱动CPLD呢？ <br>
: ................... <br>
  <br>
-- <br>
  <br>
※ 来源:·BBS 水木清华站 smth.edu.cn·[FROM: 166.111.60.88] <br>
发信人: wbs (永不言败), 信区: DSPTech <br>

标  题: Re: 请问自己做的5409的板子的问题，急，谢谢！！ <br>
发信站: BBS 水木清华站 (Wed Jun 12 15:27:06 2002) <br>
  <br>
真心祝贺！你的经验值已经长了很多了！ <br>
我觉得布线确实很重要的，我第一次也是布线的问题，我是通过 <br>
比较TI的JTAG管脚电压和我自己设计的JTAG管脚电压，从而发现了 <br>
高频干扰！ <br>
  <br>
【 在 bayou (Reach Higher) 的大作中提到: 】 <br>
: 用的是合众达的并口仿真器。 <br>
: 现在已经基本搞定了。 <br>
: DSP状态如下： <br>
: NMI,READY,HOLD,EMU0,EMU1,MP/MC,通过4.7K电阻上拉。 <br>
: 仿真器可以检测到DSP，并且可以下载程序，运行也没有问题了。 <br>
: 谢谢各位高手的指点。 <br>
: 1.但是由于我做的是双层板，而且在布线时没有经验，板上的高频干扰 <br>
: 很严重，虽然可以看到正常的信号，但是总有100Mhz的高频干扰存在。 <br>
: 电源和地上都有。 <br>
: 2.我的DSP的某些IO和串口接到了CPLD上面，发现如果CPLD运行后，DSP <br>
: 串口输出的信号变小了，是不是DSP串口的驱动能力不能驱动CPLD呢？ <br>
: ................... <br>
  <br>
  <br>
-- <br>
－－DSP牛吗？ <br>
－－牛！ <br>
－－好开发吗？ <br>
－－Easy!找我！ <br>
  <br>
  <br>
※ 来源:·BBS 水木清华站 smth.edu.cn·[FROM: 142.103.36.161] <br>
发信人: bayou (Reach Higher), 信区: DSPTech <br>
标  题: Re: 请问自己做的5409的板子的问题，急，谢谢！！ <br>
发信站: BBS 水木清华站 (Wed Jun 12 21:47:46 2002) <br>
  <br>
CPLD是Altera的MAX7128SLC84-10的。 <br>
电源电压5V。IO可以选择5V和3.3V的，我当然用3.3V乐。 <br>
  <br>
1.想问问高手，我现在的晶振距离DSP的时钟输入管脚比较远，（约有10cm左右） <br>
如果改的距离近一些是不是会减少一些干扰？ <br>
  <br>
2.另外因为是做实验板，在板子上加乐许多测试点，这些测试点为了美观也距离 <br>
管脚比较远，尤其是100MHz的ClKOUT也在板子上走乐比较远的线，这些对板子的高频 <br>
干扰是不是会带来负面的影响？ <br>
  <br>
  <br>
谢谢！ <br>
  <br>
  <br>
【 在 still (止) 的大作中提到: 】 <br>
: 你的CPLD是几伏的啊，是不是和DSP的电压一样的 <br>
: 克服高频干扰最好做多层板 <br>
  <br>
  <br>
-- <br>
  <br>
                     少壮不努力，老大徒伤悲 <br>
  <br>
  <br>
※ 来源:·BBS 水木清华站 smth.edu.cn·[FROM: 166.111.55.164] <br>
发信人: huaxing (渭河), 信区: DSPTech <br>
标  题: Re: 请问自己做的5409的板子的问题，急，谢谢！！ <br>
发信站: BBS 水木清华站 (Wed Jun 12 21:57:31 2002) <br>
  <br>
nod <br>
时钟加了匹配电阻了么？ <br>
  <br>
  <br>
  <br>
  <br>
  <br>
【 在 bayou (Reach Higher) 的大作中提到: 】 <br>
: CPLD是Altera的MAX7128SLC84-10的。 <br>
: 电源电压5V。IO可以选择5V和3.3V的，我当然用3.3V乐。 <br>
: 1.想问问高手，我现在的晶振距离DSP的时钟输入管脚比较远，（约有10cm左右） <br>
: 如果改的距离近一些是不是会减少一些干扰？ <br>
: 2.另外因为是做实验板，在板子上加乐许多测试点，这些测试点为了美观也距离 <br>
: 管脚比较远，尤其是100MHz的ClKOUT也在板子上走乐比较远的线，这些对板子的高频 <br>
: 干扰是不是会带来负面的影响？ <br>
: 谢谢！ <br>
  <br>
  <br>
-- <br>
  <br>
※ 来源:·BBS 水木清华站 smth.edu.cn·[FROM: 210.82.111.67] <br>
发信人: bayou (Reach Higher), 信区: DSPTech <br>
标  题: Re: 请问自己做的5409的板子的问题，急，谢谢！！ <br>
发信站: BBS 水木清华站 (Thu Jun 13 08:00:11 2002) <br>
  <br>
哦， <br>
实在不好意思，我在电路上还很弱，想问问匹配电阻的作用？ <br>

10Mhz的时钟大概需要加多大的匹配电阻？如何加法？ <br>
谢谢！ <br>
  <br>
【 在 huaxing (渭河) 的大作中提到: 】 <br>
: nod <br>
: 时钟加了匹配电阻了么？ <br>
  <br>
  <br>
-- <br>
  <br>
                     少壮不努力，老大徒伤悲 <br>
  <br>
  <br>
※ 来源:·BBS 水木清华站 smth.edu.cn·[FROM: 166.111.55.164] <br>
发信人: Soloman (煮鹤焚琴一俗夫), 信区: DSPTech <br>
标  题: Re: 请问自己做的5409的板子的问题，急，谢谢！！ <br>
发信站: BBS 水木清华站 (Thu Jun 13 09:44:16 2002) <br>
  <br>
如果有可能，还是改成四层板吧。现在板子做好了，再想改动余地很小了。除了多加几个 <br>
去耦电容这类的，也没有什么办法了。 <br>
  <br>
【 在 bayou (Reach Higher) 的大作中提到: 】 <br>

: CPLD是Altera的MAX7128SLC84-10的。 <br>
: 电源电压5V。IO可以选择5V和3.3V的，我当然用3.3V乐。 <br>
: 1.想问问高手，我现在的晶振距离DSP的时钟输入管脚比较远，（约有10cm左右） <br>
: 如果改的距离近一些是不是会减少一些干扰？ <br>
: 2.另外因为是做实验板，在板子上加乐许多测试点，这些测试点为了美观也距离 <br>
: 管脚比较远，尤其是100MHz的ClKOUT也在板子上走乐比较远的线，这些对板子的高频 <br>
: 干扰是不是会带来负面的影响？ <br>
: 谢谢！ <br>
  <br>
  <br>
-- <br>
  <br>
  <br>
※ 来源:·BBS 水木清华站 smth.edu.cn·[FROM: 202.117.48.51] <br>
发信人: wbs (永不言败), 信区: DSPTech <br>
标  题: Re: 请问自己做的5409的板子的问题，急，谢谢！！ <br>
发信站: BBS 水木清华站 (Thu Jun 13 09:59:50 2002) <br>
  <br>
我觉得你现在可以尝试将晶振移近一些,你的晶振是两条腿的巴,效果很明显的! <br>
我是有过很深的体会的. <br>
【 在 Soloman 的大作中提到: 】 <br>
: 如果有可能，还是改成四层板吧。现在板子做好了，再想改动余地很小了。除了多加.. <br>

: 去耦电容这类的，也没有什么办法了。 <br>
: 【 在 bayou (Reach Higher) 的大作中提到: 】 <br>
: : CPLD是Altera的MAX7128SLC84-10的。 <br>
: : 电源电压5V。IO可以选择5V和3.3V的，我当然用3.3V乐。 <br>
: : 1.想问问高手，我现在的晶振距离DSP的时钟输入管脚比较远，（约有10cm左右） <br>
: : 如果改的距离近一些是不是会减少一些干扰？ <br>
: : 2.另外因为是做实验板，在板子上加乐许多测试点，这些测试点为了美观也距离 <br>
: : 管脚比较远，尤其是100MHz的ClKOUT也在板子上走乐比较远的线，这些对板子的高频 <br>
  <br>
: : 干扰是不是会带来负面的影响？ <br>
: ................... <br>
  <br>
-- <br>
－－DSP牛吗？ <br>
－－牛！ <br>
－－好开发吗？ <br>
－－Easy!找我！ <br>
  <br>
  <br>
※ 来源:·BBS 水木清华站 smth.org·[FROM: 137.82.56.53] <br>
发信人: changhong (haha), 信区: DSPTech <br>
标  题: Re: 请问自己做的5409的板子的问题，急，谢谢！！ <br>

发信站: BBS 水木清华站 (Thu Jun 13 10:05:24 2002) <br>
  <br>
先用个10M的信号员试是 <br>
【 在 bayou (Reach Higher) 的大作中提到: 】 <br>
: 哦， <br>
: 实在不好意思，我在电路上还很弱，想问问匹配电阻的作用？ <br>
: 10Mhz的时钟大概需要加多大的匹配电阻？如何加法？ <br>
: 谢谢！ <br>
  <br>
  <br>
-- <br>
  <br>
※ 来源:·BBS 水木清华站 smth.edu.cn·[FROM: 202.117.14.12] <br>
发信人: still (止), 信区: DSPTech <br>
标  题: Re: 请问自己做的5409的板子的问题，急，谢谢！！ <br>
发信站: BBS 水木清华站 (Thu Jun 13 19:02:34 2002) <br>
  <br>
高频信号线如果长了，会有传输线效应 <br>
要抑制干扰需要进行阻抗匹配 <br>
  <br>
【 在 bayou (Reach Higher) 的大作中提到: 】 <br>
: CPLD是Altera的MAX7128SLC84-10的。 <br>

: 电源电压5V。IO可以选择5V和3.3V的，我当然用3.3V乐。 <br>
: 1.想问问高手，我现在的晶振距离DSP的时钟输入管脚比较远，（约有10cm左右） <br>
: 如果改的距离近一些是不是会减少一些干扰？ <br>
: 2.另外因为是做实验板，在板子上加乐许多测试点，这些测试点为了美观也距离 <br>
: 管脚比较远，尤其是100MHz的ClKOUT也在板子上走乐比较远的线，这些对板子的高频 <br>
: 干扰是不是会带来负面的影响？ <br>
: 谢谢！ <br>
  <br>
  <br>
-- <br>
  <br>
※ 来源:·BBS 水木清华站 smth.edu.cn·[FROM: 166.111.60.88] <br>
</small><hr>
<p align="center">[<a href="DSP开发技术.htm">回到开始</a>][<a href="7.htm">上一层</a>][<a href="126.htm">下一篇</a>]
<p align="center"><a href="http://cterm.163.net">欢迎访问Cterm主页</a></p>
</table>
</body>
</html>