fe_register.h

三星ic 9980的源代码. 718版.

                                                          
// DSP PART COMMAND ADDRESS
#define		DPLL1_H			((FEU_BASE+0x000))
#define		DPLL1_L				((FEU_BASE+0x002))
#define		DPLL2_H			((FEU_BASE+0x004))
#define		DPLL2_L				((FEU_BASE+0x006))
#define		JITTER_H			((FEU_BASE+0x010))
#define		JITTER_L			((FEU_BASE+0x012))
#define		SPEED_H			((FEU_BASE+0x014))
#define		SPEED_L			((FEU_BASE+0x016))
#define		JITTER_SET_H		((FEU_BASE+0x018))
#define		JITTER_SET_L		((FEU_BASE+0x01a))
#define		DSPCLV_H			((FEU_BASE+0x01c))
#define		DSPCLV_L			((FEU_BASE+0x01e))
#define		DSPCLV_GAIN_H		((FEU_BASE+0x020))
#define		DSPCLV_GAIN_L		((FEU_BASE+0x022))
#define		TEST_H				((FEU_BASE+0x024))
#define		TEST_L				((FEU_BASE+0x026))
#define		FUNC_H				((FEU_BASE+0x030))   
#define		FUNC_L				((FEU_BASE+0x032))   
#define		MODE_H				((FEU_BASE+0x034))   
#define		MODE_L				((FEU_BASE+0x036))   
#define		AUDIO_H			((FEU_BASE+0x038))   
#define		AUDIO_L			((FEU_BASE+0x03A))   
#define		SENDPTR_H			((FEU_BASE+0x040))   
#define		SENDPTR_L			((FEU_BASE+0x042))   
#define		SWESP_H			((FEU_BASE+0x044))   
#define		SWESP_L			((FEU_BASE+0x046))   
#define		ECCOPT_H			((FEU_BASE+0x050))
#define		ECCOPT_L			((FEU_BASE+0x052))
#define		E4X_H				((FEU_BASE+0x054))
#define		E4X_L				((FEU_BASE+0x056))
#define		CDROMCRTL_H		((FEU_BASE+0x058))
#define		CDROMCRTL_L		((FEU_BASE+0x05a))
#define		SUBQ_SADDR_H		((FEU_BASE+0x060))
#define		SUBQ_SADDR_L		((FEU_BASE+0x062))
#define		SUBQ_EADDR_H		((FEU_BASE+0x064))
#define		SUBQ_EADDR_L		((FEU_BASE+0x066))




#define		MAIN_SADDR_H		((FEU_BASE+0x068))
#define		MAIN_SADDR_L		((FEU_BASE+0x06a))
#define		MAIN_EADDR_H		((FEU_BASE+0x06C))
#define		MAIN_EADDR_L		((FEU_BASE+0x06E))

#define		SUBQ_DATA1_H		((FEU_BASE+0x080))
#define		SUBQ_DATA1_L		((FEU_BASE+0x082))
#define		SUBQ_DATA2_H		((FEU_BASE+0x084))
#define		SUBQ_DATA2_L		((FEU_BASE+0x086))
#define		SUBQ_DATA3_H		((FEU_BASE+0x088))
#define		SUBQ_DATA3_L		((FEU_BASE+0x08A))

#define		STIME_H			((FEU_BASE+0x08C))
#define		STIME_L				((FEU_BASE+0x08E))   
#define		SYNC_STATUS_H		((FEU_BASE+0x090))  
#define		SYNC_STATUS_L		((FEU_BASE+0x092))  
#define		C2P_VAL_H			((FEU_BASE+0x094)) 
#define		C2P_VAL_L			((FEU_BASE+0x096)) 

#define		CD_INTR_H			((FEU_BASE+0x0D0)) 
#define		CD_INTR_L			((FEU_BASE+0x0D2)) 
#define		INTR_MASK_H		((FEU_BASE+0x0D4))
#define		INTR_MASK_L		((FEU_BASE+0x0D6))
#define		SUBC_ADDR_H		((FEU_BASE+0x0D8)) 
#define		SUBC_ADDR_L		((FEU_BASE+0x0DA)) 
#define		MAIN_ADDR_H		((FEU_BASE+0x0DC)) 
#define		MAIN_ADDR_L		((FEU_BASE+0x0DE)) 
#define		SEND_CTRL_H		((FEU_BASE+0x0E0)) 
#define		SEND_CTRL_L		((FEU_BASE+0x0E2)) 
#define		START_TIME_H		((FEU_BASE+0x0E4))
#define		START_TIME_L		((FEU_BASE+0x0E6))
#define		SYNC_CTRL_H		((FEU_BASE+0x0E8)) 
#define		SYNC_CTRL_L		((FEU_BASE+0x0EA)) 
#define		ECC_SELECT_H		((FEU_BASE+0x0F0))
#define		ECC_SELECT_L		((FEU_BASE+0x0F2))
#define		C3C4DATA_H		((FEU_BASE+0x0F4)) 
#define		C3C4DATA_L			((FEU_BASE+0x0F6)) 
#define		ECC_RESULT_H		((FEU_BASE+0x0F8)) 
#define		ECC_RESULT_L		((FEU_BASE+0x0FA)) 


// SERVO PART COMMAND ADDRESS 

#define		FCR_H				((FEU_BASE+0x100))
#define		FCR_L				((FEU_BASE+0x102))
#define		TGR_H				((FEU_BASE+0x104))
#define		TGR_L				((FEU_BASE+0x106))
#define		TCR_H				((FEU_BASE+0x108))
#define		TCR_L				((FEU_BASE+0x10A))
#define		FTL_H				((FEU_BASE+0x10C))
#define		FTL_L				((FEU_BASE+0x10E))
#define		SSL_H				((FEU_BASE+0x110))
#define		SSL_L				((FEU_BASE+0x112))
#define		SIN_H				((FEU_BASE+0x114))
#define		SIN_L				((FEU_BASE+0x116))
#define		FDC_H				((FEU_BASE+0x118))
#define		FDC_L				((FEU_BASE+0x11A))
#define		TBG_H				((FEU_BASE+0x11C))
#define		TBG_L				((FEU_BASE+0x11E))
#define		CLV_H				((FEU_BASE+0x120))   
#define		CLV_L				((FEU_BASE+0x122))   
#define		ASR_H				((FEU_BASE+0x124))   
#define		ASR_L				((FEU_BASE+0x126))   
#define		ATS_H				((FEU_BASE+0x128))   
#define		ATS_L				((FEU_BASE+0x12A))   
#define		DDT_H				((FEU_BASE+0x12C))   
#define		DDT_L				((FEU_BASE+0x12E))   
#define		FZC_H				((FEU_BASE+0x130))   
#define		FZC_L				((FEU_BASE+0x132))   
#define		FOK_H				((FEU_BASE+0x134))
#define		FOK_L				((FEU_BASE+0x136))
#define		TGT_H				((FEU_BASE+0x138))
#define		TGT_L				((FEU_BASE+0x13A))
#define		TGO_H				((FEU_BASE+0x13C))
#define		TGO_L				((FEU_BASE+0x13E))
#define		OFF_H				((FEU_BASE+0x140))
#define		OFF_L				((FEU_BASE+0x142))
#define		CLV8F_H			((FEU_BASE+0x144))
#define		CLV8F_L				((FEU_BASE+0x146))
#define		EFM_CMD_H			((FEU_BASE+0x148))
#define		EFM_CMD_L			((FEU_BASE+0x14A))
#define		ASM_H				((FEU_BASE+0x14C))
#define		ASM_L				((FEU_BASE+0x14E))
#define		CMD_5X_H			((FEU_BASE+0x150))
#define		CMD_5X_L			((FEU_BASE+0x152))
#define		CMD_6X_H			((FEU_BASE+0x154))
#define		CMD_6X_L			((FEU_BASE+0x156))
#define		CMD_70_H			((FEU_BASE+0x158))
#define		CMD_70_L			((FEU_BASE+0x15A))
#define		CMD_71_H			((FEU_BASE+0x15C))
#define		CMD_71_L			((FEU_BASE+0x15E))   
#define		CMD_72_H			((FEU_BASE+0x160))  
#define		CMD_72_L			((FEU_BASE+0x162))  
#define		SHF_H				((FEU_BASE+0x164)) 
#define		SHF_L				((FEU_BASE+0x166)) 
#define		OFFTRACK_H			((FEU_BASE+0x168)) 
#define		OFFTRACK_L			((FEU_BASE+0x16A)) 
#define		OTH74_CMD_H		((FEU_BASE+0x16C))
#define		OTH74_CMD_L		((FEU_BASE+0x16E))
#define		SVO_RAM_H			((FEU_BASE+0x1EC)) 
#define		SVO_RAM_L			((FEU_BASE+0x1EE)) 

// RF COMMAND ADDRESS
#define		TBALANCE_H			((FEU_BASE+0x180))
#define		TBALANCE_L			((FEU_BASE+0x182))
#define		FBIAS_H			((FEU_BASE+0x184))
#define		FBIAS_L				((FEU_BASE+0x186))
#define		RW_CMD_H			((FEU_BASE+0x188))
#define		RW_CMD_L			((FEU_BASE+0x18A))
#define		APC_H				((FEU_BASE+0x18C))
#define		APC_L				((FEU_BASE+0x18E))   
#define		EQ_CMD_H			((FEU_BASE+0x190))  
#define		EQ_CMD_L			((FEU_BASE+0x192))  

// ADC DATA READ COMMAND ADDRESS
#define		ADC_ERR_H			((FEU_BASE+0x1A0)) 
#define		ADC_ERR_L			((FEU_BASE+0x1A2)) 
#define		ADC0_H				((FEU_BASE+0x1A4)) 
#define		ADC0_L				((FEU_BASE+0x1A6)) 
#define		ADC1_H				((FEU_BASE+0x1A8))
#define		ADC1_L				((FEU_BASE+0x1AA))
#define		ADC2_H				((FEU_BASE+0x1AC)) 
#define		ADC2_L				((FEU_BASE+0x1AE)) 
#define		ADC3_H				((FEU_BASE+0x1B0))
#define		ADC3_L				((FEU_BASE+0x1B2))

// sense part read command address

#define		ISTAT0_H			((FEU_BASE+0x1B4)) 
#define		ISTAT0_L			((FEU_BASE+0x1B6)) 
#define		ISTAT2_H			((FEU_BASE+0x1B8)) 
#define		ISTAT2_L			((FEU_BASE+0x1BA)) 
#define		ISTAT4_H			((FEU_BASE+0x1BC))
#define		ISTAT4_L			((FEU_BASE+0x1BE))
#define		ISTAT6_H			((FEU_BASE+0x1C0)) 
#define		ISTAT6_L			((FEU_BASE+0x1C2)) 
#define		ISTAT8_H			((FEU_BASE+0x1C4))
#define		ISTAT8_L			((FEU_BASE+0x1C6))
#define		ISTAT10_H			((FEU_BASE+0x1C8)) 
#define		ISTAT10_L			((FEU_BASE+0x1CA)) 
#define		ISTAT12_H			((FEU_BASE+0x1CC))
#define		ISTAT12_L			((FEU_BASE+0x1CE))

#define		General0_H			((FEU_BASE+0x0C0))
#define		General0_L			 ((FEU_BASE+0x0C2))
#define		General1_H			((FEU_BASE+0x0C4)) 
#define		General1_L			 ((FEU_BASE+0x0C6)) 
#define		General2_H			((FEU_BASE+0x0C8))  
#define		General2_L			((FEU_BASE+0x0CA))
#define		General3_H			 ((FEU_BASE+0x0CC)) 
#define		General3_L			((FEU_BASE+0x0CE)) 
#endif //_S5L840F_H_