cslr_gpio.h

ccs下对dm6446的测试程序

#define CSL_GPIO_SET_DATA_SET9_MASK      (0x00000200u)
#define CSL_GPIO_SET_DATA_SET9_SHIFT     (0x00000009u)
#define CSL_GPIO_SET_DATA_SET9_RESETVAL  (0x00000000u)

#define CSL_GPIO_SET_DATA_SET8_MASK      (0x00000100u)
#define CSL_GPIO_SET_DATA_SET8_SHIFT     (0x00000008u)
#define CSL_GPIO_SET_DATA_SET8_RESETVAL  (0x00000000u)

#define CSL_GPIO_SET_DATA_SET7_MASK      (0x00000080u)
#define CSL_GPIO_SET_DATA_SET7_SHIFT     (0x00000007u)
#define CSL_GPIO_SET_DATA_SET7_RESETVAL  (0x00000000u)

#define CSL_GPIO_SET_DATA_SET6_MASK      (0x00000040u)
#define CSL_GPIO_SET_DATA_SET6_SHIFT     (0x00000006u)
#define CSL_GPIO_SET_DATA_SET6_RESETVAL  (0x00000000u)

#define CSL_GPIO_SET_DATA_SET5_MASK      (0x00000020u)
#define CSL_GPIO_SET_DATA_SET5_SHIFT     (0x00000005u)
#define CSL_GPIO_SET_DATA_SET5_RESETVAL  (0x00000000u)

#define CSL_GPIO_SET_DATA_SET4_MASK      (0x00000010u)
#define CSL_GPIO_SET_DATA_SET4_SHIFT     (0x00000004u)
#define CSL_GPIO_SET_DATA_SET4_RESETVAL  (0x00000000u)

#define CSL_GPIO_SET_DATA_SET3_MASK      (0x00000008u)
#define CSL_GPIO_SET_DATA_SET3_SHIFT     (0x00000003u)
#define CSL_GPIO_SET_DATA_SET3_RESETVAL  (0x00000000u)

#define CSL_GPIO_SET_DATA_SET2_MASK      (0x00000004u)
#define CSL_GPIO_SET_DATA_SET2_SHIFT     (0x00000002u)
#define CSL_GPIO_SET_DATA_SET2_RESETVAL  (0x00000000u)

#define CSL_GPIO_SET_DATA_SET1_MASK      (0x00000002u)
#define CSL_GPIO_SET_DATA_SET1_SHIFT     (0x00000001u)
#define CSL_GPIO_SET_DATA_SET1_RESETVAL  (0x00000000u)

#define CSL_GPIO_SET_DATA_SET0_MASK      (0x00000001u)
#define CSL_GPIO_SET_DATA_SET0_SHIFT     (0x00000000u)
#define CSL_GPIO_SET_DATA_SET0_RESETVAL  (0x00000000u)

/*----SET Tokens----*/
#define CSL_GPIO_SET_DATA_SET_SET        (0x00000001u)

#define CSL_GPIO_SET_DATA_RESETVAL       (0x00000000u)

/* CLR_DATA */

#define CSL_GPIO_CLR_DATA_CLR31_MASK     (0x80000000u)
#define CSL_GPIO_CLR_DATA_CLR31_SHIFT    (0x0000001Fu)
#define CSL_GPIO_CLR_DATA_CLR31_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR30_MASK     (0x40000000u)
#define CSL_GPIO_CLR_DATA_CLR30_SHIFT    (0x0000001Eu)
#define CSL_GPIO_CLR_DATA_CLR30_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR29_MASK     (0x20000000u)
#define CSL_GPIO_CLR_DATA_CLR29_SHIFT    (0x0000001Du)
#define CSL_GPIO_CLR_DATA_CLR29_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR28_MASK     (0x10000000u)
#define CSL_GPIO_CLR_DATA_CLR28_SHIFT    (0x0000001Cu)
#define CSL_GPIO_CLR_DATA_CLR28_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR27_MASK     (0x08000000u)
#define CSL_GPIO_CLR_DATA_CLR27_SHIFT    (0x0000001Bu)
#define CSL_GPIO_CLR_DATA_CLR27_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR26_MASK     (0x04000000u)
#define CSL_GPIO_CLR_DATA_CLR26_SHIFT    (0x0000001Au)
#define CSL_GPIO_CLR_DATA_CLR26_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR25_MASK     (0x02000000u)
#define CSL_GPIO_CLR_DATA_CLR25_SHIFT    (0x00000019u)
#define CSL_GPIO_CLR_DATA_CLR25_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR24_MASK     (0x01000000u)
#define CSL_GPIO_CLR_DATA_CLR24_SHIFT    (0x00000018u)
#define CSL_GPIO_CLR_DATA_CLR24_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR23_MASK     (0x00800000u)
#define CSL_GPIO_CLR_DATA_CLR23_SHIFT    (0x00000017u)
#define CSL_GPIO_CLR_DATA_CLR23_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR22_MASK     (0x00400000u)
#define CSL_GPIO_CLR_DATA_CLR22_SHIFT    (0x00000016u)
#define CSL_GPIO_CLR_DATA_CLR22_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR21_MASK     (0x00200000u)
#define CSL_GPIO_CLR_DATA_CLR21_SHIFT    (0x00000015u)
#define CSL_GPIO_CLR_DATA_CLR21_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR20_MASK     (0x00100000u)
#define CSL_GPIO_CLR_DATA_CLR20_SHIFT    (0x00000014u)
#define CSL_GPIO_CLR_DATA_CLR20_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR19_MASK     (0x00080000u)
#define CSL_GPIO_CLR_DATA_CLR19_SHIFT    (0x00000013u)
#define CSL_GPIO_CLR_DATA_CLR19_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR18_MASK     (0x00040000u)
#define CSL_GPIO_CLR_DATA_CLR18_SHIFT    (0x00000012u)
#define CSL_GPIO_CLR_DATA_CLR18_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR17_MASK     (0x00020000u)
#define CSL_GPIO_CLR_DATA_CLR17_SHIFT    (0x00000011u)
#define CSL_GPIO_CLR_DATA_CLR17_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR16_MASK     (0x00010000u)
#define CSL_GPIO_CLR_DATA_CLR16_SHIFT    (0x00000010u)
#define CSL_GPIO_CLR_DATA_CLR16_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR15_MASK     (0x00008000u)
#define CSL_GPIO_CLR_DATA_CLR15_SHIFT    (0x0000000Fu)
#define CSL_GPIO_CLR_DATA_CLR15_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR14_MASK     (0x00004000u)
#define CSL_GPIO_CLR_DATA_CLR14_SHIFT    (0x0000000Eu)
#define CSL_GPIO_CLR_DATA_CLR14_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR13_MASK     (0x00002000u)
#define CSL_GPIO_CLR_DATA_CLR13_SHIFT    (0x0000000Du)
#define CSL_GPIO_CLR_DATA_CLR13_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR12_MASK     (0x00001000u)
#define CSL_GPIO_CLR_DATA_CLR12_SHIFT    (0x0000000Cu)
#define CSL_GPIO_CLR_DATA_CLR12_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR11_MASK     (0x00000800u)
#define CSL_GPIO_CLR_DATA_CLR11_SHIFT    (0x0000000Bu)
#define CSL_GPIO_CLR_DATA_CLR11_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR10_MASK     (0x00000400u)
#define CSL_GPIO_CLR_DATA_CLR10_SHIFT    (0x0000000Au)
#define CSL_GPIO_CLR_DATA_CLR10_RESETVAL (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR9_MASK      (0x00000200u)
#define CSL_GPIO_CLR_DATA_CLR9_SHIFT     (0x00000009u)
#define CSL_GPIO_CLR_DATA_CLR9_RESETVAL  (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR8_MASK      (0x00000100u)
#define CSL_GPIO_CLR_DATA_CLR8_SHIFT     (0x00000008u)
#define CSL_GPIO_CLR_DATA_CLR8_RESETVAL  (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR7_MASK      (0x00000080u)
#define CSL_GPIO_CLR_DATA_CLR7_SHIFT     (0x00000007u)
#define CSL_GPIO_CLR_DATA_CLR7_RESETVAL  (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR6_MASK      (0x00000040u)
#define CSL_GPIO_CLR_DATA_CLR6_SHIFT     (0x00000006u)
#define CSL_GPIO_CLR_DATA_CLR6_RESETVAL  (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR5_MASK      (0x00000020u)
#define CSL_GPIO_CLR_DATA_CLR5_SHIFT     (0x00000005u)
#define CSL_GPIO_CLR_DATA_CLR5_RESETVAL  (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR4_MASK      (0x00000010u)
#define CSL_GPIO_CLR_DATA_CLR4_SHIFT     (0x00000004u)
#define CSL_GPIO_CLR_DATA_CLR4_RESETVAL  (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR3_MASK      (0x00000008u)
#define CSL_GPIO_CLR_DATA_CLR3_SHIFT     (0x00000003u)
#define CSL_GPIO_CLR_DATA_CLR3_RESETVAL  (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR2_MASK      (0x00000004u)
#define CSL_GPIO_CLR_DATA_CLR2_SHIFT     (0x00000002u)
#define CSL_GPIO_CLR_DATA_CLR2_RESETVAL  (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR1_MASK      (0x00000002u)
#define CSL_GPIO_CLR_DATA_CLR1_SHIFT     (0x00000001u)
#define CSL_GPIO_CLR_DATA_CLR1_RESETVAL  (0x00000000u)

#define CSL_GPIO_CLR_DATA_CLR0_MASK      (0x00000001u)
#define CSL_GPIO_CLR_DATA_CLR0_SHIFT     (0x00000000u)
#define CSL_GPIO_CLR_DATA_CLR0_RESETVAL  (0x00000000u)

/*----CLR Tokens----*/
#define CSL_GPIO_CLR_DATA_CLR_CLR        (0x00000001u)

#define CSL_GPIO_CLR_DATA_RESETVAL       (0x00000000u)

/* IN_DATA */

#define CSL_GPIO_IN_DATA_IN31_MASK       (0x80000000u)
#define CSL_GPIO_IN_DATA_IN31_SHIFT      (0x0000001Fu)
#define CSL_GPIO_IN_DATA_IN31_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN30_MASK       (0x40000000u)
#define CSL_GPIO_IN_DATA_IN30_SHIFT      (0x0000001Eu)
#define CSL_GPIO_IN_DATA_IN30_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN29_MASK       (0x20000000u)
#define CSL_GPIO_IN_DATA_IN29_SHIFT      (0x0000001Du)
#define CSL_GPIO_IN_DATA_IN29_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN28_MASK       (0x10000000u)
#define CSL_GPIO_IN_DATA_IN28_SHIFT      (0x0000001Cu)
#define CSL_GPIO_IN_DATA_IN28_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN27_MASK       (0x08000000u)
#define CSL_GPIO_IN_DATA_IN27_SHIFT      (0x0000001Bu)
#define CSL_GPIO_IN_DATA_IN27_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN26_MASK       (0x04000000u)
#define CSL_GPIO_IN_DATA_IN26_SHIFT      (0x0000001Au)
#define CSL_GPIO_IN_DATA_IN26_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN25_MASK       (0x02000000u)
#define CSL_GPIO_IN_DATA_IN25_SHIFT      (0x00000019u)
#define CSL_GPIO_IN_DATA_IN25_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN24_MASK       (0x01000000u)
#define CSL_GPIO_IN_DATA_IN24_SHIFT      (0x00000018u)
#define CSL_GPIO_IN_DATA_IN24_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN23_MASK       (0x00800000u)
#define CSL_GPIO_IN_DATA_IN23_SHIFT      (0x00000017u)
#define CSL_GPIO_IN_DATA_IN23_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN22_MASK       (0x00400000u)
#define CSL_GPIO_IN_DATA_IN22_SHIFT      (0x00000016u)
#define CSL_GPIO_IN_DATA_IN22_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN21_MASK       (0x00200000u)
#define CSL_GPIO_IN_DATA_IN21_SHIFT      (0x00000015u)
#define CSL_GPIO_IN_DATA_IN21_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN20_MASK       (0x00100000u)
#define CSL_GPIO_IN_DATA_IN20_SHIFT      (0x00000014u)
#define CSL_GPIO_IN_DATA_IN20_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN19_MASK       (0x00080000u)
#define CSL_GPIO_IN_DATA_IN19_SHIFT      (0x00000013u)
#define CSL_GPIO_IN_DATA_IN19_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN18_MASK       (0x00040000u)
#define CSL_GPIO_IN_DATA_IN18_SHIFT      (0x00000012u)
#define CSL_GPIO_IN_DATA_IN18_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN17_MASK       (0x00020000u)
#define CSL_GPIO_IN_DATA_IN17_SHIFT      (0x00000011u)
#define CSL_GPIO_IN_DATA_IN17_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN16_MASK       (0x00010000u)
#define CSL_GPIO_IN_DATA_IN16_SHIFT      (0x00000010u)
#define CSL_GPIO_IN_DATA_IN16_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN15_MASK       (0x00008000u)
#define CSL_GPIO_IN_DATA_IN15_SHIFT      (0x0000000Fu)
#define CSL_GPIO_IN_DATA_IN15_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN14_MASK       (0x00004000u)
#define CSL_GPIO_IN_DATA_IN14_SHIFT      (0x0000000Eu)
#define CSL_GPIO_IN_DATA_IN14_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN13_MASK       (0x00002000u)
#define CSL_GPIO_IN_DATA_IN13_SHIFT      (0x0000000Du)
#define CSL_GPIO_IN_DATA_IN13_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN12_MASK       (0x00001000u)
#define CSL_GPIO_IN_DATA_IN12_SHIFT      (0x0000000Cu)
#define CSL_GPIO_IN_DATA_IN12_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN11_MASK       (0x00000800u)
#define CSL_GPIO_IN_DATA_IN11_SHIFT      (0x0000000Bu)
#define CSL_GPIO_IN_DATA_IN11_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN10_MASK       (0x00000400u)
#define CSL_GPIO_IN_DATA_IN10_SHIFT      (0x0000000Au)
#define CSL_GPIO_IN_DATA_IN10_RESETVAL   (0x00000000u)

#define CSL_GPIO_IN_DATA_IN9_MASK        (0x00000200u)
#define CSL_GPIO_IN_DATA_IN9_SHIFT       (0x00000009u)
#define CSL_GPIO_IN_DATA_IN9_RESETVAL    (0x00000000u)

#define CSL_GPIO_IN_DATA_IN8_MASK        (0x00000100u)
#define CSL_GPIO_IN_DATA_IN8_SHIFT       (0x00000008u)
#define CSL_GPIO_IN_DATA_IN8_RESETVAL    (0x00000000u)

#define CSL_GPIO_IN_DATA_IN7_MASK        (0x00000080u)
#define CSL_GPIO_IN_DATA_IN7_SHIFT       (0x00000007u)
#define CSL_GPIO_IN_DATA_IN7_RESETVAL    (0x00000000u)

#define CSL_GPIO_IN_DATA_IN6_MASK        (0x00000040u)
#define CSL_GPIO_IN_DATA_IN6_SHIFT       (0x00000006u)
#define CSL_GPIO_IN_DATA_IN6_RESETVAL    (0x00000000u)

#define CSL_GPIO_IN_DATA_IN5_MASK        (0x00000020u)
#define CSL_GPIO_IN_DATA_IN5_SHIFT       (0x00000005u)
#define CSL_GPIO_IN_DATA_IN5_RESETVAL    (0x00000000u)

#define CSL_GPIO_IN_DATA_IN4_MASK        (0x00000010u)
#define CSL_GPIO_IN_DATA_IN4_SHIFT       (0x00000004u)
#define CSL_GPIO_IN_DATA_IN4_RESETVAL    (0x00000000u)

#define CSL_GPIO_IN_DATA_IN3_MASK        (0x00000008u)
#define CSL_GPIO_IN_DATA_IN3_SHIFT       (0x00000003u)
#define CSL_GPIO_IN_DATA_IN3_RESETVAL    (0x00000000u)

#define CSL_GPIO_IN_DATA_IN2_MASK        (0x00000004u)
#define CSL_GPIO_IN_DATA_IN2_SHIFT       (0x00000002u)
#define CSL_GPIO_IN_DATA_IN2_RESETVAL    (0x00000000u)

#define CSL_GPIO_IN_DATA_IN1_MASK        (0x00000002u)
#define CSL_GPIO_IN_DATA_IN1_SHIFT       (0x00000001u)
#define CSL_GPIO_IN_DATA_IN1_RESETVAL    (0x00000000u)

#define CSL_GPIO_IN_DATA_IN0_MASK        (0x00000001u)
#define CSL_GPIO_IN_DATA_IN0_SHIFT       (0x00000000u)
#define CSL_GPIO_IN_DATA_IN0_RESETVAL    (0x00000000u)

/*----IN Tokens----*/
#define CSL_GPIO_IN_DATA_IN_SET          (0x00000001u)
#define CSL_GPIO_IN_DATA_IN_CLR          (0x00000000u)

#define CSL_GPIO_IN_DATA_RESETVAL        (0x00000000u)

/* SET_RIS_TRIG */

#define CSL_GPIO_SET_RIS_TRIG_SETRIS31_MASK (0x80000000u)
#define CSL_GPIO_SET_RIS_TRIG_SETRIS31_SHIFT (0x0000001Fu)
#define CSL_GPIO_SET_RIS_TRIG_SETRIS31_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_RIS_TRIG_SETRIS30_MASK (0x40000000u)
#define CSL_GPIO_SET_RIS_TRIG_SETRIS30_SHIFT (0x0000001Eu)