cslr_gpio.h

ccs下对dm6446的测试程序

#define CSL_GPIO_DIR_DIR23_MASK          (0x00800000u)
#define CSL_GPIO_DIR_DIR23_SHIFT         (0x00000017u)
#define CSL_GPIO_DIR_DIR23_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR22_MASK          (0x00400000u)
#define CSL_GPIO_DIR_DIR22_SHIFT         (0x00000016u)
#define CSL_GPIO_DIR_DIR22_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR21_MASK          (0x00200000u)
#define CSL_GPIO_DIR_DIR21_SHIFT         (0x00000015u)
#define CSL_GPIO_DIR_DIR21_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR20_MASK          (0x00100000u)
#define CSL_GPIO_DIR_DIR20_SHIFT         (0x00000014u)
#define CSL_GPIO_DIR_DIR20_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR19_MASK          (0x00080000u)
#define CSL_GPIO_DIR_DIR19_SHIFT         (0x00000013u)
#define CSL_GPIO_DIR_DIR19_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR18_MASK          (0x00040000u)
#define CSL_GPIO_DIR_DIR18_SHIFT         (0x00000012u)
#define CSL_GPIO_DIR_DIR18_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR17_MASK          (0x00020000u)
#define CSL_GPIO_DIR_DIR17_SHIFT         (0x00000011u)
#define CSL_GPIO_DIR_DIR17_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR16_MASK          (0x00010000u)
#define CSL_GPIO_DIR_DIR16_SHIFT         (0x00000010u)
#define CSL_GPIO_DIR_DIR16_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR15_MASK          (0x00008000u)
#define CSL_GPIO_DIR_DIR15_SHIFT         (0x0000000Fu)
#define CSL_GPIO_DIR_DIR15_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR14_MASK          (0x00004000u)
#define CSL_GPIO_DIR_DIR14_SHIFT         (0x0000000Eu)
#define CSL_GPIO_DIR_DIR14_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR13_MASK          (0x00002000u)
#define CSL_GPIO_DIR_DIR13_SHIFT         (0x0000000Du)
#define CSL_GPIO_DIR_DIR13_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR12_MASK          (0x00001000u)
#define CSL_GPIO_DIR_DIR12_SHIFT         (0x0000000Cu)
#define CSL_GPIO_DIR_DIR12_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR11_MASK          (0x00000800u)
#define CSL_GPIO_DIR_DIR11_SHIFT         (0x0000000Bu)
#define CSL_GPIO_DIR_DIR11_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR10_MASK          (0x00000400u)
#define CSL_GPIO_DIR_DIR10_SHIFT         (0x0000000Au)
#define CSL_GPIO_DIR_DIR10_RESETVAL      (0x00000001u)

#define CSL_GPIO_DIR_DIR9_MASK           (0x00000200u)
#define CSL_GPIO_DIR_DIR9_SHIFT          (0x00000009u)
#define CSL_GPIO_DIR_DIR9_RESETVAL       (0x00000001u)

#define CSL_GPIO_DIR_DIR8_MASK           (0x00000100u)
#define CSL_GPIO_DIR_DIR8_SHIFT          (0x00000008u)
#define CSL_GPIO_DIR_DIR8_RESETVAL       (0x00000001u)

#define CSL_GPIO_DIR_DIR7_MASK           (0x00000080u)
#define CSL_GPIO_DIR_DIR7_SHIFT          (0x00000007u)
#define CSL_GPIO_DIR_DIR7_RESETVAL       (0x00000001u)

#define CSL_GPIO_DIR_DIR6_MASK           (0x00000040u)
#define CSL_GPIO_DIR_DIR6_SHIFT          (0x00000006u)
#define CSL_GPIO_DIR_DIR6_RESETVAL       (0x00000001u)

#define CSL_GPIO_DIR_DIR5_MASK           (0x00000020u)
#define CSL_GPIO_DIR_DIR5_SHIFT          (0x00000005u)
#define CSL_GPIO_DIR_DIR5_RESETVAL       (0x00000001u)

#define CSL_GPIO_DIR_DIR4_MASK           (0x00000010u)
#define CSL_GPIO_DIR_DIR4_SHIFT          (0x00000004u)
#define CSL_GPIO_DIR_DIR4_RESETVAL       (0x00000001u)

#define CSL_GPIO_DIR_DIR3_MASK           (0x00000008u)
#define CSL_GPIO_DIR_DIR3_SHIFT          (0x00000003u)
#define CSL_GPIO_DIR_DIR3_RESETVAL       (0x00000001u)

#define CSL_GPIO_DIR_DIR2_MASK           (0x00000004u)
#define CSL_GPIO_DIR_DIR2_SHIFT          (0x00000002u)
#define CSL_GPIO_DIR_DIR2_RESETVAL       (0x00000001u)

#define CSL_GPIO_DIR_DIR1_MASK           (0x00000002u)
#define CSL_GPIO_DIR_DIR1_SHIFT          (0x00000001u)
#define CSL_GPIO_DIR_DIR1_RESETVAL       (0x00000001u)

#define CSL_GPIO_DIR_DIR0_MASK           (0x00000001u)
#define CSL_GPIO_DIR_DIR0_SHIFT          (0x00000000u)
#define CSL_GPIO_DIR_DIR0_RESETVAL       (0x00000001u)

/*----DIR Tokens----*/
#define CSL_GPIO_DIR_DIR_OUT             (0x00000000u)
#define CSL_GPIO_DIR_DIR_IN              (0x00000001u)

#define CSL_GPIO_DIR_RESETVAL            (0x00000001u)

/* OUT_DATA */

#define CSL_GPIO_OUT_DATA_OUT31_MASK     (0x80000000u)
#define CSL_GPIO_OUT_DATA_OUT31_SHIFT    (0x0000001Fu)
#define CSL_GPIO_OUT_DATA_OUT31_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT30_MASK     (0x40000000u)
#define CSL_GPIO_OUT_DATA_OUT30_SHIFT    (0x0000001Eu)
#define CSL_GPIO_OUT_DATA_OUT30_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT29_MASK     (0x20000000u)
#define CSL_GPIO_OUT_DATA_OUT29_SHIFT    (0x0000001Du)
#define CSL_GPIO_OUT_DATA_OUT29_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT28_MASK     (0x10000000u)
#define CSL_GPIO_OUT_DATA_OUT28_SHIFT    (0x0000001Cu)
#define CSL_GPIO_OUT_DATA_OUT28_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT27_MASK     (0x08000000u)
#define CSL_GPIO_OUT_DATA_OUT27_SHIFT    (0x0000001Bu)
#define CSL_GPIO_OUT_DATA_OUT27_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT26_MASK     (0x04000000u)
#define CSL_GPIO_OUT_DATA_OUT26_SHIFT    (0x0000001Au)
#define CSL_GPIO_OUT_DATA_OUT26_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT25_MASK     (0x02000000u)
#define CSL_GPIO_OUT_DATA_OUT25_SHIFT    (0x00000019u)
#define CSL_GPIO_OUT_DATA_OUT25_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT24_MASK     (0x01000000u)
#define CSL_GPIO_OUT_DATA_OUT24_SHIFT    (0x00000018u)
#define CSL_GPIO_OUT_DATA_OUT24_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT23_MASK     (0x00800000u)
#define CSL_GPIO_OUT_DATA_OUT23_SHIFT    (0x00000017u)
#define CSL_GPIO_OUT_DATA_OUT23_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT22_MASK     (0x00400000u)
#define CSL_GPIO_OUT_DATA_OUT22_SHIFT    (0x00000016u)
#define CSL_GPIO_OUT_DATA_OUT22_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT21_MASK     (0x00200000u)
#define CSL_GPIO_OUT_DATA_OUT21_SHIFT    (0x00000015u)
#define CSL_GPIO_OUT_DATA_OUT21_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT20_MASK     (0x00100000u)
#define CSL_GPIO_OUT_DATA_OUT20_SHIFT    (0x00000014u)
#define CSL_GPIO_OUT_DATA_OUT20_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT19_MASK     (0x00080000u)
#define CSL_GPIO_OUT_DATA_OUT19_SHIFT    (0x00000013u)
#define CSL_GPIO_OUT_DATA_OUT19_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT18_MASK     (0x00040000u)
#define CSL_GPIO_OUT_DATA_OUT18_SHIFT    (0x00000012u)
#define CSL_GPIO_OUT_DATA_OUT18_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT17_MASK     (0x00020000u)
#define CSL_GPIO_OUT_DATA_OUT17_SHIFT    (0x00000011u)
#define CSL_GPIO_OUT_DATA_OUT17_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT16_MASK     (0x00010000u)
#define CSL_GPIO_OUT_DATA_OUT16_SHIFT    (0x00000010u)
#define CSL_GPIO_OUT_DATA_OUT16_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT15_MASK     (0x00008000u)
#define CSL_GPIO_OUT_DATA_OUT15_SHIFT    (0x0000000Fu)
#define CSL_GPIO_OUT_DATA_OUT15_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT14_MASK     (0x00004000u)
#define CSL_GPIO_OUT_DATA_OUT14_SHIFT    (0x0000000Eu)
#define CSL_GPIO_OUT_DATA_OUT14_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT13_MASK     (0x00002000u)
#define CSL_GPIO_OUT_DATA_OUT13_SHIFT    (0x0000000Du)
#define CSL_GPIO_OUT_DATA_OUT13_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT12_MASK     (0x00001000u)
#define CSL_GPIO_OUT_DATA_OUT12_SHIFT    (0x0000000Cu)
#define CSL_GPIO_OUT_DATA_OUT12_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT11_MASK     (0x00000800u)
#define CSL_GPIO_OUT_DATA_OUT11_SHIFT    (0x0000000Bu)
#define CSL_GPIO_OUT_DATA_OUT11_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT10_MASK     (0x00000400u)
#define CSL_GPIO_OUT_DATA_OUT10_SHIFT    (0x0000000Au)
#define CSL_GPIO_OUT_DATA_OUT10_RESETVAL (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT9_MASK      (0x00000200u)
#define CSL_GPIO_OUT_DATA_OUT9_SHIFT     (0x00000009u)
#define CSL_GPIO_OUT_DATA_OUT9_RESETVAL  (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT8_MASK      (0x00000100u)
#define CSL_GPIO_OUT_DATA_OUT8_SHIFT     (0x00000008u)
#define CSL_GPIO_OUT_DATA_OUT8_RESETVAL  (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT7_MASK      (0x00000080u)
#define CSL_GPIO_OUT_DATA_OUT7_SHIFT     (0x00000007u)
#define CSL_GPIO_OUT_DATA_OUT7_RESETVAL  (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT6_MASK      (0x00000040u)
#define CSL_GPIO_OUT_DATA_OUT6_SHIFT     (0x00000006u)
#define CSL_GPIO_OUT_DATA_OUT6_RESETVAL  (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT5_MASK      (0x00000020u)
#define CSL_GPIO_OUT_DATA_OUT5_SHIFT     (0x00000000u)
#define CSL_GPIO_OUT_DATA_OUT5_RESETVAL  (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT4_MASK      (0x00000010u)
#define CSL_GPIO_OUT_DATA_OUT4_SHIFT     (0x00000004u)
#define CSL_GPIO_OUT_DATA_OUT4_RESETVAL  (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT3_MASK      (0x00000008u)
#define CSL_GPIO_OUT_DATA_OUT3_SHIFT     (0x00000003u)
#define CSL_GPIO_OUT_DATA_OUT3_RESETVAL  (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT2_MASK      (0x00000004u)
#define CSL_GPIO_OUT_DATA_OUT2_SHIFT     (0x00000002u)
#define CSL_GPIO_OUT_DATA_OUT2_RESETVAL  (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT1_MASK      (0x00000002u)
#define CSL_GPIO_OUT_DATA_OUT1_SHIFT     (0x00000001u)
#define CSL_GPIO_OUT_DATA_OUT1_RESETVAL  (0x00000000u)

#define CSL_GPIO_OUT_DATA_OUT0_MASK      (0x00000001u)
#define CSL_GPIO_OUT_DATA_OUT0_SHIFT     (0x00000000u)
#define CSL_GPIO_OUT_DATA_OUT0_RESETVAL  (0x00000000u)

#define CSL_GPIO_OUT_DATA_RESETVAL       (0x00000000u)

/* SET_DATA */

#define CSL_GPIO_SET_DATA_SET31_MASK     (0x80000000u)
#define CSL_GPIO_SET_DATA_SET31_SHIFT    (0x0000001Fu)
#define CSL_GPIO_SET_DATA_SET31_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET30_MASK     (0x40000000u)
#define CSL_GPIO_SET_DATA_SET30_SHIFT    (0x0000001Eu)
#define CSL_GPIO_SET_DATA_SET30_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET29_MASK     (0x20000000u)
#define CSL_GPIO_SET_DATA_SET29_SHIFT    (0x0000001Du)
#define CSL_GPIO_SET_DATA_SET29_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET28_MASK     (0x10000000u)
#define CSL_GPIO_SET_DATA_SET28_SHIFT    (0x0000001Cu)
#define CSL_GPIO_SET_DATA_SET28_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET27_MASK     (0x08000000u)
#define CSL_GPIO_SET_DATA_SET27_SHIFT    (0x0000001Bu)
#define CSL_GPIO_SET_DATA_SET27_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET26_MASK     (0x04000000u)
#define CSL_GPIO_SET_DATA_SET26_SHIFT    (0x0000001Au)
#define CSL_GPIO_SET_DATA_SET26_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET25_MASK     (0x02000000u)
#define CSL_GPIO_SET_DATA_SET25_SHIFT    (0x00000019u)
#define CSL_GPIO_SET_DATA_SET25_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET24_MASK     (0x01000000u)
#define CSL_GPIO_SET_DATA_SET24_SHIFT    (0x00000018u)
#define CSL_GPIO_SET_DATA_SET24_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET23_MASK     (0x00800000u)
#define CSL_GPIO_SET_DATA_SET23_SHIFT    (0x00000017u)
#define CSL_GPIO_SET_DATA_SET23_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET22_MASK     (0x00400000u)
#define CSL_GPIO_SET_DATA_SET22_SHIFT    (0x00000016u)
#define CSL_GPIO_SET_DATA_SET22_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET21_MASK     (0x00200000u)
#define CSL_GPIO_SET_DATA_SET21_SHIFT    (0x00000015u)
#define CSL_GPIO_SET_DATA_SET21_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET20_MASK     (0x00100000u)
#define CSL_GPIO_SET_DATA_SET20_SHIFT    (0x00000014u)
#define CSL_GPIO_SET_DATA_SET20_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET19_MASK     (0x00080000u)
#define CSL_GPIO_SET_DATA_SET19_SHIFT    (0x00000013u)
#define CSL_GPIO_SET_DATA_SET19_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET18_MASK     (0x00040000u)
#define CSL_GPIO_SET_DATA_SET18_SHIFT    (0x00000012u)
#define CSL_GPIO_SET_DATA_SET18_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET17_MASK     (0x00020000u)
#define CSL_GPIO_SET_DATA_SET17_SHIFT    (0x00000011u)
#define CSL_GPIO_SET_DATA_SET17_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET16_MASK     (0x00010000u)
#define CSL_GPIO_SET_DATA_SET16_SHIFT    (0x00000010u)
#define CSL_GPIO_SET_DATA_SET16_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET15_MASK     (0x00008000u)
#define CSL_GPIO_SET_DATA_SET15_SHIFT    (0x0000000Fu)
#define CSL_GPIO_SET_DATA_SET15_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET14_MASK     (0x00004000u)
#define CSL_GPIO_SET_DATA_SET14_SHIFT    (0x0000000Eu)
#define CSL_GPIO_SET_DATA_SET14_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET13_MASK     (0x00002000u)
#define CSL_GPIO_SET_DATA_SET13_SHIFT    (0x0000000Du)
#define CSL_GPIO_SET_DATA_SET13_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET12_MASK     (0x00001000u)
#define CSL_GPIO_SET_DATA_SET12_SHIFT    (0x0000000Cu)
#define CSL_GPIO_SET_DATA_SET12_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET11_MASK     (0x00000800u)
#define CSL_GPIO_SET_DATA_SET11_SHIFT    (0x0000000Bu)
#define CSL_GPIO_SET_DATA_SET11_RESETVAL (0x00000000u)

#define CSL_GPIO_SET_DATA_SET10_MASK     (0x00000400u)
#define CSL_GPIO_SET_DATA_SET10_SHIFT    (0x0000000Au)
#define CSL_GPIO_SET_DATA_SET10_RESETVAL (0x00000000u)