📄 dac.sim.rpt
字号:
; |DAC|clk_div:inst|clk_num[6] ; |DAC|clk_div:inst|clk_num[6] ; regout ;
; |DAC|clk_div:inst|clk_num[7] ; |DAC|clk_div:inst|clk_num[7] ; regout ;
; |DAC|clk_div:inst|clk_num[8] ; |DAC|clk_div:inst|clk_num[8] ; regout ;
; |DAC|clk_div:inst|clk_num[9] ; |DAC|clk_div:inst|clk_num[9] ; regout ;
; |DAC|clk_div:inst|clk_num[10] ; |DAC|clk_div:inst|clk_num[10] ; regout ;
; |DAC|clk_div:inst|clk_num[11] ; |DAC|clk_div:inst|clk_num[11] ; regout ;
; |DAC|clk_div:inst|Equal0~33 ; |DAC|clk_div:inst|Equal0~33 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[0] ; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[0] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[1] ; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[1] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[2] ; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[2] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[3] ; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[3] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[4] ; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[4] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[5] ; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[5] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[6] ; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[6] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[7] ; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[7] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[8] ; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[8] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[9] ; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[9] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[10] ; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[10] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[11] ; |DAC|clk_div:inst|lpm_add_sub:Add0|result_node[11] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[0] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[0] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~0 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~0 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~1 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~1 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~2 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~2 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~3 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~3 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[11]~1 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[11]~1 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[11] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[11] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[10] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[10] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[9] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[9] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[8] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[8] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[7] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[7] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[6] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[6] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[5] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[5] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[4] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[4] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[3] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[3] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[2] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[2] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[1] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|datab_node[1] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[11]~1 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[11]~1 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10]~2 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10]~2 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9]~3 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9]~3 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~4 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~4 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~5 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~5 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~6 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~6 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]~7 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]~7 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]~8 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]~8 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~9 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~9 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~10 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~10 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~11 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~11 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[11] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[11] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1] ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1] ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~4 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~4 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~5 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~5 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~6 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~6 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~7 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~7 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~8 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~8 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~9 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~9 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~10 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~10 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~11 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~11 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~12 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~12 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~13 ; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~13 ; out0 ;
; |DAC|clk_div:inst|lpm_add_sub:Add0|addcore:adder|_~14 ; |DAC|cl⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -