📄 digital_clk.fit.rpt
字号:
; 0 ; 39 ;
; 1 ; 4 ;
; 2 ; 2 ;
; 3 ; 4 ;
; 4 ; 8 ;
; 5 ; 2 ;
; 6 ; 4 ;
; 7 ; 4 ;
; 8 ; 5 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1 ; 39 ;
; 2 - 3 ; 8 ;
; 4 - 5 ; 7 ;
; 6 - 7 ; 5 ;
; 8 - 9 ; 6 ;
; 10 - 11 ; 5 ;
; 12 - 13 ; 1 ;
; 14 - 15 ; 0 ;
; 16 - 17 ; 0 ;
; 18 - 19 ; 0 ;
; 20 - 21 ; 1 ;
+----------------------------+----------------+
+-----------------------------------------------------------------------------------------+
; Row Interconnect ;
+------------------------------------------------------------------------------------------
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
; A ; 30 / 96 ( 31 % ) ; 24 / 48 ( 50 % ) ; 15 / 48 ( 31 % ) ;
; B ; 25 / 96 ( 26 % ) ; 18 / 48 ( 37 % ) ; 12 / 48 ( 25 % ) ;
; C ; 5 / 96 ( 5 % ) ; 3 / 48 ( 6 % ) ; 24 / 48 ( 50 % ) ;
; Total ; 60 / 288 ( 20 % ) ; 45 / 144 ( 31 % ) ; 51 / 144 ( 35 % ) ;
+-------+--------------------+-----------------------------+------------------------------+
+---------------------------+
; LAB Column Interconnect ;
+----------------------------
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 7 / 24 ( 29 % ) ;
; 2 ; 1 / 24 ( 4 % ) ;
; 3 ; 2 / 24 ( 8 % ) ;
; 4 ; 1 / 24 ( 4 % ) ;
; 5 ; 1 / 24 ( 4 % ) ;
; 6 ; 0 / 24 ( 0 % ) ;
; 7 ; 0 / 24 ( 0 % ) ;
; 8 ; 1 / 24 ( 4 % ) ;
; 9 ; 6 / 24 ( 25 % ) ;
; 10 ; 4 / 24 ( 16 % ) ;
; 11 ; 1 / 24 ( 4 % ) ;
; 12 ; 1 / 24 ( 4 % ) ;
; 13 ; 1 / 24 ( 4 % ) ;
; 14 ; 0 / 24 ( 0 % ) ;
; 15 ; 0 / 24 ( 0 % ) ;
; 16 ; 0 / 24 ( 0 % ) ;
; 17 ; 2 / 24 ( 8 % ) ;
; 18 ; 0 / 24 ( 0 % ) ;
; 19 ; 0 / 24 ( 0 % ) ;
; 20 ; 4 / 24 ( 16 % ) ;
; 21 ; 2 / 24 ( 8 % ) ;
; 22 ; 4 / 24 ( 16 % ) ;
; 23 ; 2 / 24 ( 8 % ) ;
; 24 ; 4 / 24 ( 16 % ) ;
; Total ; 44 / 576 ( 7 % ) ;
+-------+-------------------+
+---------------------------+
; LAB Column Interconnect ;
+----------------------------
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; Total ; 0 / 24 ( 0 % ) ;
+-------+-------------------+
+---------------------------------------------------+
; Fitter Resource Usage Summary ;
+----------------------------------------------------
; Resource ; Usage ;
+------------------------------+--------------------+
; Logic cells ; 237 / 576 ( 41 % ) ;
; Registers ; 70 / 576 ( 12 % ) ;
; Logic cells in carry chains ; 66 ;
; User inserted logic cells ; 0 ;
; I/O pins ; 21 / 59 ( 35 % ) ;
; -- Clock pins ; 0 ;
; -- Dedicated input pins ; 0 / 4 ( 0 % ) ;
; Global signals ; 3 ;
; EABs ; 0 / 3 ( 0 % ) ;
; Total memory bits ; 0 / 12,288 ( 0 % ) ;
; Total RAM block bits ; 0 / 12,288 ( 0 % ) ;
; Maximum fan-out node ; state[2] ;
; Maximum fan-out ; 43 ;
; Total fan-out ; 812 ;
; Average fan-out ; 3.15 ;
+------------------------------+--------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node ; Logic Cells ; Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+---------------------------------------------+-------------+-----------+-------------+------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------+
; |digital_clk ; 237 (163) ; 70 ; 0 ; 21 ; 167 (152) ; 5 (5) ; 65 (6) ; 66 (0) ; |digital_clk ;
; |lpm_counter:clock_h_rtl_1| ; 7 (0) ; 5 ; 0 ; 0 ; 2 (0) ; 0 (0) ; 5 (0) ; 5 (0) ; |digital_clk|lpm_counter:clock_h_rtl_1 ;
; |alt_counter_f10ke:wysi_counter| ; 7 (7) ; 5 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 5 (5) ; 5 (5) ; |digital_clk|lpm_counter:clock_h_rtl_1|alt_counter_f10ke:wysi_counter ;
; |lpm_counter:clock_m_rtl_3| ; 8 (0) ; 6 ; 0 ; 0 ; 2 (0) ; 0 (0) ; 6 (0) ; 6 (0) ; |digital_clk|lpm_counter:clock_m_rtl_3 ;
; |alt_counter_f10ke:wysi_counter| ; 8 (8) ; 6 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 6 (6) ; 6 (6) ; |digital_clk|lpm_counter:clock_m_rtl_3|alt_counter_f10ke:wysi_counter ;
; |lpm_counter:count_rtl_4| ; 8 (0) ; 8 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 8 (0) ; 8 (0) ; |digital_clk|lpm_counter:count_rtl_4 ;
; |alt_counter_f10ke:wysi_counter| ; 8 (8) ; 8 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 8 (8) ; 8 (8) ; |digital_clk|lpm_counter:count_rtl_4|alt_counter_f10ke:wysi_counter ;
; |lpm_counter:hour_rtl_0| ; 5 (0) ; 5 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 5 (0) ; 5 (0) ; |digital_clk|lpm_counter:hour_rtl_0 ;
; |alt_counter_f10ke:wysi_counter| ; 5 (5) ; 5 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 5 (5) ; 5 (5) ; |digital_clk|lpm_counter:hour_rtl_0|alt_counter_f10ke:wysi_counter ;
; |lpm_counter:i109_rtl_7| ; 9 (0) ; 9 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 9 (0) ; 9 (0) ; |digital_clk|lpm_counter:i109_rtl_7 ;
; |alt_counter_f10ke:wysi_counter| ; 9 (9) ; 9 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 9 (9) ; 9 (9) ; |digital_clk|lpm_counter:i109_rtl_7|alt_counter_f10ke:wysi_counter ;
; |lpm_counter:i75_rtl_5| ; 14 (0) ; 14 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 14 (0) ; 14 (0) ; |digital_clk|lpm_counter:i75_rtl_5 ;
; |alt_counter_f10ke:wysi_counter| ; 14 (14) ; 14 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 14 (14) ; 14 (14) ; |digital_clk|lpm_counter:i75_rtl_5|alt_counter_f10ke:wysi_counter ;
; |lpm_counter:min_rtl_2| ; 6 (0) ; 6 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 6 (0) ; 6 (0) ; |digital_clk|lpm_counter:min_rtl_2 ;
; |alt_counter_f10ke:wysi_counter| ; 6 (6) ; 6 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 6 (6) ; 6 (6) ; |digital_clk|lpm_counter:min_rtl_2|alt_counter_f10ke:wysi_counter ;
; |lpm_counter:sec_rtl_6| ; 6 (0) ; 6 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 6 (0) ; 6 (0) ; |digital_clk|lpm_counter:sec_rtl_6 ;
; |alt_counter_f10ke:wysi_counter| ; 6 (6) ; 6 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 6 (6) ; 6 (6) ; |digital_clk|lpm_counter:sec_rtl_6|alt_counter_f10ke:wysi_counter ;
; |lpm_divide:i_rtl_8| ; 11 (0) ; 0 ; 0 ; 0 ; 11 (0) ; 0 (0) ; 0 (0) ; 7 (0) ; |digital_clk|lpm_divide:i_rtl_8 ;
; |sign_div_unsign:divider| ; 11 (0) ; 0 ; 0 ; 0 ; 11 (0) ; 0 (0) ; 0 (0) ; 7 (0) ; |digital_clk|lpm_divide:i_rtl_8|sign_div_unsign:divider ;
; |alt_u_div:divider| ; 11 (4) ; 0 ; 0 ; 0 ; 11 (4) ; 0 (0) ; 0 (0) ; 7 (0) ; |digital_clk|lpm_divide:i_rtl_8|sign_div_unsign:divider|alt_u_div:divider ;
; |lpm_add_sub:$00009| ; 3 (0) ; 0 ; 0 ; 0 ; 3 (0) ; 0 (0) ; 0 (0) ; 3 (0) ; |digital_clk|lpm_divide:i_rtl_8|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009 ;
; |addcore:adder| ; 3 (0) ; 0 ; 0 ; 0 ; 3 (0) ; 0 (0) ; 0 (0) ; 3 (0) ; |digital_clk|lpm_divide:i_rtl_8|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009|addcore:adder ;
; |a_csnbuffer:result_node| ; 3 (3) ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 0 (0) ; 3 (3) ; |digital_clk|lpm_divide:i_rtl_8|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009|addcore:adder|a_csnbuffer:result_node ;
; |lpm_add_sub:$00011| ; 4 (0) ; 0 ; 0 ; 0 ; 4 (0) ; 0 (0) ; 0 (0) ; 4 (0) ; |digital_clk|lpm_divide:i_rtl_8|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00011 ;
; |addcore:adder| ; 4 (0) ; 0 ; 0 ; 0 ; 4 (0) ; 0 (0) ; 0 (0) ; 4 (0) ; |digital_clk|lpm_divide:i_rtl_8|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00011|addcore:adder ;
; |a_csnbuffer:result_node| ; 4 (4) ; 0 ; 0 ; 0 ; 4 (4) ; 0 (0) ; 0 (0) ; 4 (4) ; |digital_clk|lpm_divide:i_rtl_8|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00011|addcore:adder|a_csnbuffer:result_node ;
+---------------------------------------------+-------------+-----------+-------------+------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------+
+----------------------------------+
; Delay Chain Summary ;
+-----------------------------------
; Name ; Pin Type ; Pad to Core ;
+---------+----------+-------------+
; set12 ; Input ; OFF ;
; clk_en ; Input ; OFF ;
; mode ; Input ; OFF ;
; inc ; Input ; OFF ;
; clk ; Input ; OFF ;
; am ; Output ; OFF ;
; clk_out ; Output ; OFF ;
; seg7[7] ; Output ; OFF ;
; seg7[6] ; Output ; OFF ;
; seg7[5] ; Output ; OFF ;
; seg7[4] ; Output ; OFF ;
; seg7[3] ; Output ; OFF ;
; seg7[2] ; Output ; OFF ;
; seg7[1] ; Output ; OFF ;
; seg7[0] ; Output ; OFF ;
; scan[5] ; Output ; OFF ;
; scan[4] ; Output ; OFF ;
; scan[3] ; Output ; OFF ;
; scan[2] ; Output ; OFF ;
; scan[1] ; Output ; OFF ;
; scan[0] ; Output ; OFF ;
+---------+----------+-------------+
+---------------+
; Pin-Out File ;
+---------------+
The pin-out file can be found in C:/Documents and Settings/user/桌面/digital_clk/digital_clk.pin.
+------------------+
; Fitter Messages ;
+------------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.0 Build 190 1/28/2004 SJ Full Version
Info: Processing started: Thu Dec 25 14:27:18 2008
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off digital_clk -c digital_clk
Info: Selected device EPF10K10LC84-3 for design digital_clk
Info: Timing requirements not specified -- optimizing all clocks equally to maximize operation frequency
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Thu Dec 25 2008 at 14:27:19
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 1 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Thu Dec 25 14:27:22 2008
Info: Elapsed time: 00:00:04
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -