clkdist.v

来自「基于4个mips核的noc设计」· Verilog 代码 · 共 13 行

module CLKDIST(clkin, clkout);
    input clkin;
    wire clkin;
    output clkout;
    reg clkout;
    
    always @(clkin)
        begin : clk
            clkout = clkin;
        end

endmodule