xram_cnt.v

来自「基于4个mips核的noc设计」· Verilog 代码 · 共 16 行

module XRAM_CNT(clk, en, cnt);
    input clk;
    wire clk;
    input en;
    wire en;
    output [10:0] cnt;
    reg [10:0] cnt;
    
    always @(posedge clk)
        begin : c
            if (en && cnt != 11'b11111111111)
                cnt <= 11'b00000000001 + cnt;
        end

endmodule