spi.c

mega128通过片内EEPROM实现显示开机次数程序。

#include "SPI.h"

/*-----------------------------------------------------------------------
SPI_Init    : SPI接口初始化

输入参数：	无
返回值:		无
-----------------------------------------------------------------------*/
void SPI_Init(void)
{
	DDR_SPI = (1<<DD_MOSI)|(1<<DD_SCK)|(1<<DD_SS);
	SPCR = (1<<SPE)|(1<<MSTR)|(1<<SPR0);		
    // 使能SPI接口，主机模式，模式0,16分频，SPI时钟约460KHz
}

/*-----------------------------------------------------------------------
SPI_Byte    : 使用SPI发送一个字节数据，并接收一个字节数据

输入参数：	data:	写入的数据
返回值:		接收的数据
-----------------------------------------------------------------------*/
unsigned char SPI_Byte(unsigned char data)
{
	unsigned char rdata;

	Device_EN();
	_delay_us(50);
    SPDR = data;
	loop_until_bit_is_set(SPSR,SPIF);	// 等待数据传送完
	rdata=SPDR;
	Device_DIS();
	_delay_us(50);
	return rdata;
}

/*
串行外设接口－SPI
    SPI接口可以令ATmega128 和外设或其他AVR器件进行高速的同步数据传输
	ATmega128的SPI接口同时还用来实现程序和EEPROM的下载和上载。请参见[SPI串行编程和校验]。
	
	SPI系统包括两个移位寄存器和一个主机时钟发生器。
	主机和从机将需要发送的数据放入相应的移位寄存器。
	主机在SCK 引脚上产生时钟脉冲以交换数据。
	主机的数据从主机的MOSI 移出，从从机的MOSI 移入；从机的数据从从机的MISO 移出，从主机的MISO 移入
	(其实就是由主机和从机构成一个16位的循环移位寄存器，所以收发数据是同时的，收发函数可以写成一条函数)

	SPI系统的发送方向只有一个缓冲器，而在接收方向有两个缓冲器。
	也就是说，在发送时一定要等到移位过程全部结束后才能对SPI 数据寄存器执行写操作。
	而在接收数据时，需要在下一个字符移位过程结束之前通过访问SPI 数据寄存器读取当前接收到的字符。
	否则第一个字节将丢失。
	
SS引脚的功能
	1从机模式
	从机模式当SPI配置为从机时，从机选择引脚SS总是为输入。
	SS 为低将激活SPI 接口， MISO成为输出( 用户必须进行相应的端口配置) 引脚，其他引脚成为输入引脚。
	当SS 为高时所有的引脚成为输入， SPI 逻辑复位，不再接收数据。
	SS引脚对于数据包/字节的同步非常有用，可以使从机的位计数器与主机的时钟发生器同步。
	当SS 拉高时SPI从机立即复位接收和发送逻辑，并丢弃移位寄存器里不完整的数据。
	
	2主机模式
	当SPI 配置为主机时(MSTR 的SPCR 置位)，用户可以决定SS 引脚的方向。
	若SS 配置为输出，则此引脚可以用作普通的I/O 口而不影响SPI 系统。典型应用是用来驱动从机的SS 引脚。
	(单主机系统，SS引脚最好设成输出)
	
	如果SS 配置为输入，必须保持为高以保证SPI 的正常工作。
	若系统配置为主机， SS 为输入，但被外设拉低，则SPI 系统会将此低电平解释为有一个外部主机将自己选择为从机。
	为了防止总线冲突， SPI 系统将实现如下动作：
	1. 清零SPCR 的MSTR 位，使SPI 成为从机，从而MOSI 和SCK 变为输入。
	2. SPSR 的SPIF 置位。若SPI 中断和全局中断开放，则中断服务程序将得到执行。
	因此，使用中断方式处理SPI 主机的数据传输，并且存在SS 被拉低的可能性时，中断服务程序应该检查MSTR 是否为"1”。
	若被清零，用户必须将其置位，以重新使能SPI 主机模式。
	
数据模式(中文手册有点混乱，请参考英文原版)
	相对于串行数据， SCK的相位和极性有4种组合,由CPHA和CPOL控制组合的方式。
	SPI模式 CPOL CPHA      起始沿      结束沿
	  0      0    0    采样(上升沿)   设置(下降沿)
	  1      0    1    设置(上升沿)   采样(下降沿)
	  2      1    0    采样(下降沿)   设置(上升沿)
	  3      1    1    设置(下降沿)   采样(上升沿)

SPI控制寄存器－SPCR
	Bit 7 – SPIE: 使能SPI 中断
		置位后，只要SPSR 寄存器的SPIF 和SREG 寄存器的全局中断使能位置位，就会引发SPI 中断。
	Bit 6 – SPE: 使能SPI
		SPE 置位将使能SPI。进行任何SPI 操作之前必须置位SPE。
	Bit 5 – DORD: 数据次序
		DORD 置位时数据的LSB 首先发送；否则数据的MSB 首先发送。
	Bit 4 – MSTR: 主/ 从选择
		MSTR置位时选择主机模式，否则为从机。
		如果MSTR为"1”，SS配置为输入，但被拉低，则MSTR 被清零，寄存器SPSR 的SPIF 置位。
		用户必须重新设置MSTR 进入主机模式
	Bit 3 – CPOL: 时钟极性
		CPOL 置位表示空闲时SCK 为高电平；否则空闲时SCK 为低电平。
	Bit 2 – CPHA: 时钟相位
		CPHA 决定数据是在SCK 的起始沿采样还是在SCK 的结束沿采样。
	Bits 1, 0 – SPR1, SPR0: SPI 时钟速率选择1 与0
		确定主机的SCK 速率。
		SPR1 和SPR0 对从机没有影响。
		SCK 和振荡器的时钟频率fosc关系如下表所示：
			SPI2X SPR1 SPR0 SCK 频率
			  0 	0 	0 	fosc/4
			  0 	0 	1 	fosc/16
			  0		1 	0 	fosc/64
			  0 	1 	1 	fosc/128
			  1 	0 	0 	fosc/2
			  1 	0 	1 	fosc/8
			  1 	1 	0 	fosc/32
			  1 	1 	1 	fosc/64
			  
SPI状态寄存器－SPSR
 	Bit 7 – SPIF: SPI 中断标志
		串行发送结束后，SPIF 置位。
		若此时寄存器SPCR 的SPIE 和全局中断使能位置位，SPI中断即产生。
		如果SPI 为主机， SS 配置为输入，且被拉低， SPIF 也将置位。
		进入中断服务程序后SPIF自动清零。
		或者可以通过先读SPSR，紧接着访问SPDR来对SPIF清零。
	Bit 6 – WCOL: 写碰撞标志
		在发送当中对SPI 数据寄存器SPDR写数据将置位WCOL。
		WCOL可以通过先读SPSR，紧接着访问SPDR 来清零。
	Bit 0 – SPI2X: SPI 倍速
		置位后SPI 的速度加倍。
		若为主机,则SCK 频率可达CPU 频率的一半。
		若为从机,只能保证fosc /4。
		
SPI数据寄存器－SPDR
	SPI数据寄存器为读/写寄存器，用来在寄存器文件和SPI移位寄存器之间传输数据。
	写寄存器将启动数据传输，
	读寄存器将读取寄存器的接收缓冲器。
*/