_2to1mux.v

来自「数字钟 可实现正常计数校准 还有方电台报时功能 四低一高 闹钟功能」· Verilog 代码 · 共 7 行

module _2to1MUX (OUT,SEL,X,Y);
	input [7:0]X,Y;
	input SEL;
	output [7:0]OUT;
	assign OUT=SEL?X:Y;
endmodule