cmp.v

来自「数字钟 可实现正常计数校准 还有方电台报时功能 四低一高 闹钟功能」· Verilog 代码 · 共 6 行

module cmp(EQU,A,B);
	input [3:0]A,B;
	output EQU;
	assign EQU=(A==B);
endmodule