taxi.fit.rpt

基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件）

; stop         ; Input    ; 0             ; 0             ; --                    ; --  ;
; speedup[1]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pause        ; Input    ; 0             ; 0             ; --                    ; --  ;
; speedup[0]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; clk          ; Input    ; 0             ; 0             ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------+
; Pad To Core Delay Chain Fanout                         ;
+--------------------------+-------------------+---------+
; Source Pin / Fanout      ; Pad To Core Index ; Setting ;
+--------------------------+-------------------+---------+
; start                    ;                   ;         ;
;      - money_reg[3]~335  ; 0                 ; 6       ;
;      - money_reg[4]~336  ; 0                 ; 6       ;
;      - money_reg[6]~337  ; 0                 ; 6       ;
;      - money_reg[9]~338  ; 0                 ; 6       ;
;      - Equal2~87         ; 0                 ; 6       ;
;      - distance_reg~3447 ; 0                 ; 6       ;
;      - distance_reg~3449 ; 0                 ; 6       ;
;      - process0~214      ; 0                 ; 6       ;
;      - Equal2~88         ; 0                 ; 6       ;
;      - process0~215      ; 0                 ; 6       ;
;      - dis~2904          ; 0                 ; 6       ;
;      - comb~1            ; 0                 ; 6       ;
;      - money_reg[3]~146  ; 0                 ; 6       ;
; stop                     ;                   ;         ;
; speedup[1]               ;                   ;         ;
; pause                    ;                   ;         ;
; speedup[0]               ;                   ;         ;
;      - process0~213      ; 0                 ; 6       ;
;      - process0~5        ; 0                 ; 6       ;
;      - Add0~1598         ; 0                 ; 6       ;
;      - Add0~1599         ; 0                 ; 6       ;
;      - distance_reg~3448 ; 0                 ; 6       ;
;      - distance_reg~3449 ; 0                 ; 6       ;
;      - distance_reg~3450 ; 0                 ; 6       ;
;      - Equal2~88         ; 0                 ; 6       ;
;      - process0~215      ; 0                 ; 6       ;
;      - dis~2904          ; 0                 ; 6       ;
;      - distance_reg~3454 ; 0                 ; 6       ;
;      - distance_reg~3457 ; 0                 ; 6       ;
;      - dis~2926          ; 0                 ; 6       ;
; clk                      ;                   ;         ;
+--------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                               ;
+------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name             ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk              ; PIN_17             ; 35      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; comb~1           ; LCCOMB_X26_Y14_N2  ; 35      ; Async. clear ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; money_reg[3]~339 ; LCCOMB_X22_Y15_N20 ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; num[2]~409       ; LCCOMB_X26_Y14_N10 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                ;
+--------+-------------------+---------+----------------------+------------------+---------------------------+
; Name   ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+-------------------+---------+----------------------+------------------+---------------------------+
; clk    ; PIN_17            ; 35      ; Global Clock         ; GCLK2            ; --                        ;
; comb~1 ; LCCOMB_X26_Y14_N2 ; 35      ; Global Clock         ; GCLK3            ; --                        ;
+--------+-------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------------+-------------+
; Name              ; Fan-Out     ;
+-------------------+-------------+
; stop              ; 17          ;
; speedup[0]        ; 13          ;
; start             ; 13          ;
; money_reg[3]~339  ; 11          ;
; Equal3~41         ; 11          ;
; speedup[1]        ; 10          ;
; distance_reg~3448 ; 10          ;
; money_reg[3]~146  ; 9           ;
; pause             ; 8           ;
; LessThan0~75      ; 8           ;
; dis~2911          ; 8           ;
; dis~2909          ; 8           ;
; dis~2906          ; 8           ;
; process0~5        ; 7           ;
; distance_reg[0]   ; 6           ;
; dis[1]            ; 5           ;
; num[0]            ; 5           ;
; distance_reg~3447 ; 5           ;
; distance_reg[1]   ; 5           ;
; num[2]~409        ; 4           ;
; process0~217      ; 4           ;
; process0~2        ; 4           ;
; dis[2]            ; 4           ;
; dis[3]            ; 4           ;
; dis[4]            ; 4           ;
; dis[5]            ; 4           ;
; dis[6]            ; 4           ;
; Equal2~88         ; 4           ;
; distance_reg~3449 ; 4           ;
; num[2]            ; 4           ;
; num[1]            ; 4           ;
; process0~216      ; 3           ;
; LessThan0~76      ; 3           ;
; dis[0]            ; 3           ;
; dis~2905          ; 3           ;
; process0~215      ; 3           ;
; num[3]            ; 3           ;
; process0~213      ; 3           ;
; distance_reg[12]  ; 3           ;
; distance_reg[11