clock.fit.rpt

基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件）

+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; cnt[0]      ; 23                ;
; min[3]      ; 16                ;
; state[0]    ; 14                ;
; min[4]      ; 13                ;
; sec[4]      ; 13                ;
; state[1]    ; 13                ;
; sec[3]      ; 12                ;
; cnt[1]      ; 12                ;
; min[5]      ; 11                ;
; min[2]      ; 11                ;
; sec[5]      ; 11                ;
; sec[2]      ; 11                ;
; cnt[2]      ; 11                ;
; min[1]      ; 10                ;
; sec[1]      ; 10                ;
; Mux38~609   ; 7                 ;
; Mux39~545   ; 7                 ;
; Mux40~576   ; 7                 ;
; Mux41~395   ; 7                 ;
; sec[0]      ; 7                 ;
; hour[4]     ; 7                 ;
; hour[2]     ; 7                 ;
; sec[5]~162  ; 6                 ;
; min[5]~243  ; 6                 ;
; Mux19~62    ; 6                 ;
; Mux38~604   ; 6                 ;
; hour[3]     ; 6                 ;
; hour[1]     ; 6                 ;
; Mux46~15    ; 6                 ;
; en          ; 5                 ;
; hour[4]~291 ; 5                 ;
; Equal1~52   ; 5                 ;
; Equal2~57   ; 5                 ;
; clr         ; 4                 ;
; hour[0]     ; 4                 ;
; inc         ; 3                 ;
; inc_reg     ; 3                 ;
; Mux18~64    ; 3                 ;
; Mux20~47    ; 3                 ;
; min[0]      ; 3                 ;
; Equal0~35   ; 2                 ;
; min[5]~244  ; 2                 ;
; Equal2~58   ; 2                 ;
; clk         ; 1                 ;
; mode        ; 1                 ;
; clk1khz~2   ; 1                 ;
; state[0]~40 ; 1                 ;
; cnt[0]~96   ; 1                 ;
; data~12     ; 1                 ;
; data~5      ; 1                 ;
+-------------+-------------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 118 / 26,052 ( < 1 % ) ;
; C16 interconnects          ; 2 / 1,156 ( < 1 % )    ;
; C4 interconnects           ; 69 / 17,952 ( < 1 % )  ;
; Direct links               ; 35 / 26,052 ( < 1 % )  ;
; Global clocks              ; 4 / 8 ( 50 % )         ;
; Local interconnects        ; 64 / 8,256 ( < 1 % )   ;
; R24 interconnects          ; 4 / 1,020 ( < 1 % )    ;
; R4 interconnects           ; 68 / 22,440 ( < 1 % )  ;
+----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 13.22) ; Number of LABs  (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 1                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 1                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 0                           ;
; 14                                          ; 0                           ;
; 15                                          ; 0                           ;
; 16                                          ; 7                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.89) ; Number of LABs  (Total = 9) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 5                           ;
; 1 Clock                            ; 7                           ;
; 1 Clock enable                     ; 4                           ;
; 2 Clocks                           ; 1                           ;
+------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 16.00) ; Number of LABs  (Total = 9) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 1                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 1                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0