jiao_tong.sta.summary

基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件）

------------------------------------------------------------
TimeQuest Timing Analyzer Summary
------------------------------------------------------------

Type  : Setup 'clk1hz'
Slack : -2.901
TNS   : -42.400

Type  : Setup 'clk'
Slack : -2.676
TNS   : -26.088

Type  : Setup 'clk1khz'
Slack : -2.328
TNS   : -17.114

Type  : Hold 'clk1khz'
Slack : 0.499
TNS   : 0.000

Type  : Hold 'clk'
Slack : 0.499
TNS   : 0.000

Type  : Hold 'clk1hz'
Slack : 0.499
TNS   : 0.000

------------------------------------------------------------