📄 led.sim.rpt
字号:
; |led|lpm_add_sub:Add0|addcore:adder[2]|gn[2] ; |led|lpm_add_sub:Add0|addcore:adder[2]|gn[2] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|ps[3]~3 ; |led|lpm_add_sub:Add0|addcore:adder[2]|ps[3]~3 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|psi[3] ; |led|lpm_add_sub:Add0|addcore:adder[2]|psi[3] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|gn[3] ; |led|lpm_add_sub:Add0|addcore:adder[2]|gn[3] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|ps[4]~4 ; |led|lpm_add_sub:Add0|addcore:adder[2]|ps[4]~4 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|psi[4] ; |led|lpm_add_sub:Add0|addcore:adder[2]|psi[4] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|gn[4] ; |led|lpm_add_sub:Add0|addcore:adder[2]|gn[4] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|pc[0] ; |led|lpm_add_sub:Add0|addcore:adder[2]|pc[0] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|pc[1] ; |led|lpm_add_sub:Add0|addcore:adder[2]|pc[1] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|pc[2] ; |led|lpm_add_sub:Add0|addcore:adder[2]|pc[2] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|pc[3] ; |led|lpm_add_sub:Add0|addcore:adder[2]|pc[3] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|g3~0 ; |led|lpm_add_sub:Add0|addcore:adder[2]|g3~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|g3 ; |led|lpm_add_sub:Add0|addcore:adder[2]|g3 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|_~0 ; |led|lpm_add_sub:Add0|addcore:adder[2]|_~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|g4~0 ; |led|lpm_add_sub:Add0|addcore:adder[2]|g4~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|gc[0] ; |led|lpm_add_sub:Add0|addcore:adder[2]|gc[0] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|gc[1]~0 ; |led|lpm_add_sub:Add0|addcore:adder[2]|gc[1]~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|gc[1] ; |led|lpm_add_sub:Add0|addcore:adder[2]|gc[1] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|gc[2]~1 ; |led|lpm_add_sub:Add0|addcore:adder[2]|gc[2]~1 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|gc[2] ; |led|lpm_add_sub:Add0|addcore:adder[2]|gc[2] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|tot_cin_node[0] ; |led|lpm_add_sub:Add0|addcore:adder[2]|tot_cin_node[0] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|tot_cin_node[1] ; |led|lpm_add_sub:Add0|addcore:adder[2]|tot_cin_node[1] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|tot_cin_node[2] ; |led|lpm_add_sub:Add0|addcore:adder[2]|tot_cin_node[2] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|tot_cin_node[3] ; |led|lpm_add_sub:Add0|addcore:adder[2]|tot_cin_node[3] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|_~1 ; |led|lpm_add_sub:Add0|addcore:adder[2]|_~1 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_result[0]~0 ; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_result[0]~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|_~2 ; |led|lpm_add_sub:Add0|addcore:adder[2]|_~2 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[1]~0 ; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[1]~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[1] ; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[1] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|_~3 ; |led|lpm_add_sub:Add0|addcore:adder[2]|_~3 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[2]~1 ; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[2]~1 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[2] ; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[2] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[3] ; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[3] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|_~4 ; |led|lpm_add_sub:Add0|addcore:adder[2]|_~4 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[4]~2 ; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[4]~2 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[4] ; |led|lpm_add_sub:Add0|addcore:adder[2]|unreg_res_node[4] ; out0 ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+
The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+
; |led|cnt[6] ; |led|cnt[6] ; regout ;
; |led|cnt[7] ; |led|cnt[7] ; regout ;
; |led|cnt[8] ; |led|cnt[8] ; regout ;
; |led|cnt[9] ; |led|cnt[9] ; regout ;
; |led|cnt[10] ; |led|cnt[10] ; regout ;
; |led|cnt[11] ; |led|cnt[11] ; regout ;
; |led|cnt[12] ; |led|cnt[12] ; regout ;
; |led|cnt[13] ; |led|cnt[13] ; regout ;
; |led|cnt[14] ; |led|cnt[14] ; regout ;
; |led|cnt[15] ; |led|cnt[15] ; regout ;
; |led|cnt[16] ; |led|cnt[16] ; regout ;
; |led|cnt[17] ; |led|cnt[17] ; regout ;
; |led|cnt[18] ; |led|cnt[18] ; regout ;
; |led|cnt[19] ; |led|cnt[19] ; regout ;
; |led|cnt[20] ; |led|cnt[20] ; regout ;
; |led|D[0] ; |led|D[0] ; pin_out ;
; |led|D[1] ; |led|D[1] ; pin_out ;
; |led|D[2] ; |led|D[2] ; pin_out ;
; |led|D[3] ; |led|D[3] ; pin_out ;
; |led|D[4] ; |led|D[4] ; pin_out ;
; |led|D[5] ; |led|D[5] ; pin_out ;
; |led|D[6] ; |led|D[6] ; pin_out ;
; |led|D[7] ; |led|D[7] ; pin_out ;
; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|gpc0~0 ; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|gpc0~0 ; out0 ;
; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|gpc0 ; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|gpc0 ; out0 ;
; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|_~2 ; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|_~2 ; out0 ;
; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|$00005~0 ; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|$00005~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]~0 ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7] ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[6] ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[6] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[5] ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[5] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[4] ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[4] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[3] ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[3] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[2] ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[2] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[1] ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[1] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[0] ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[0] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[0]~0 ; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[0]~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[0] ; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[0] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[1] ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[1] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[2] ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[2] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[3] ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[3] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[4] ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[4] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[5] ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[5] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[6] ; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[6] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[6] ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[6] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[7]~7 ; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[7]~7 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[7] ; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[7] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[7] ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[7] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[0] ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[0] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[1] ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[1] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[2] ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[2] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[3] ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[3] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[4] ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[4] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[5] ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[5] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[6] ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[6] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|g3~0 ; |led|lpm_add_sub:Add0|addcore:adder[0]|g3~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|p2c[2] ⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -