led.sim.rpt

cpld系统 EWB Quartus2编译 电子综合设计试验箱程序

; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[4]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[4]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[5]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[5]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[6]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[6]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|g3~0                ; |led|lpm_add_sub:Add0|addcore:adder[1]|g3~0                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|g3                  ; |led|lpm_add_sub:Add0|addcore:adder[1]|g3                  ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~0                 ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~0                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|g4~0                ; |led|lpm_add_sub:Add0|addcore:adder[1]|g4~0                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|p2c[0]              ; |led|lpm_add_sub:Add0|addcore:adder[1]|p2c[0]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|p2c[1]              ; |led|lpm_add_sub:Add0|addcore:adder[1]|p2c[1]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|p2c[2]              ; |led|lpm_add_sub:Add0|addcore:adder[1]|p2c[2]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gc[0]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|gc[0]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gc[1]~0             ; |led|lpm_add_sub:Add0|addcore:adder[1]|gc[1]~0             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gc[1]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|gc[1]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gc[2]~1             ; |led|lpm_add_sub:Add0|addcore:adder[1]|gc[2]~1             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gc[2]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|gc[2]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|g2c[1]~0            ; |led|lpm_add_sub:Add0|addcore:adder[1]|g2c[1]~0            ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|g2c[1]              ; |led|lpm_add_sub:Add0|addcore:adder[1]|g2c[1]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|g2c[2]~1            ; |led|lpm_add_sub:Add0|addcore:adder[1]|g2c[2]~1            ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|g2c[2]              ; |led|lpm_add_sub:Add0|addcore:adder[1]|g2c[2]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[0]     ; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[0]     ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[1]     ; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[1]     ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[2]     ; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[2]     ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[3]     ; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[3]     ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[4]~0   ; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[4]~0   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[4]     ; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[4]     ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[5]~1   ; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[5]~1   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[5]     ; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[5]     ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[6]~2   ; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[6]~2   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[6]     ; |led|lpm_add_sub:Add0|addcore:adder[1]|tot_cin_node[6]     ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~1                 ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~1                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_result[0]~0   ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_result[0]~0   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~2                 ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~2                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[1]~0 ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[1]~0 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[1]   ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[1]   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~3                 ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~3                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[2]~1 ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[2]~1 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[2]   ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[2]   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[3]   ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[3]   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~4                 ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~4                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[4]~2 ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[4]~2 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[4]   ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[4]   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~5                 ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~5                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[5]~3 ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[5]~3 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[5]   ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[5]   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~6                 ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~6                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[6]~4 ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[6]~4 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[6]   ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[6]   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~7                 ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~7                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[7]~5 ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[7]~5 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[7]   ; |led|lpm_add_sub:Add0|addcore:adder[1]|unreg_res_node[7]   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~16                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~16                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~17                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~17                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|prop_node[0]~0      ; |led|lpm_add_sub:Add0|addcore:adder[1]|prop_node[0]~0      ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~18                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~18                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~19                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~19                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~20                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~20                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~21                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~21                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|genr_node[0]~0      ; |led|lpm_add_sub:Add0|addcore:adder[1]|genr_node[0]~0      ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~22                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~22                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~23                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~23                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|prop_node[1]~1      ; |led|lpm_add_sub:Add0|addcore:adder[1]|prop_node[1]~1      ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~24                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~24                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~25                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~25                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~26                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~26                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~27                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~27                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|genr_node[1]~1      ; |led|lpm_add_sub:Add0|addcore:adder[1]|genr_node[1]~1      ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~28                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~28                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~29                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~29                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|prop_node[2]~2      ; |led|lpm_add_sub:Add0|addcore:adder[1]|prop_node[2]~2      ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~30                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~30                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~31                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~31                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~32                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~32                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~33                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~33                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|genr_node[2]~2      ; |led|lpm_add_sub:Add0|addcore:adder[1]|genr_node[2]~2      ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~34                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~34                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~35                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~35                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|prop_node[3]~3      ; |led|lpm_add_sub:Add0|addcore:adder[1]|prop_node[3]~3      ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~36                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~36                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~37                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~37                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~38                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~38                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~39                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~39                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|genr_node[3]~3      ; |led|lpm_add_sub:Add0|addcore:adder[1]|genr_node[3]~3      ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~40                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~40                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gp0~0               ; |led|lpm_add_sub:Add0|addcore:adder[1]|gp0~0               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gp0                 ; |led|lpm_add_sub:Add0|addcore:adder[1]|gp0                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~41                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~41                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~42                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~42                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|bg_out~0            ; |led|lpm_add_sub:Add0|addcore:adder[1]|bg_out~0            ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~43                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~43                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|_~44                ; |led|lpm_add_sub:Add0|addcore:adder[1]|_~44                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|bp_out~0            ; |led|lpm_add_sub:Add0|addcore:adder[1]|bp_out~0            ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|datab_node[7]~0     ; |led|lpm_add_sub:Add0|addcore:adder[2]|datab_node[7]~0     ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|datab_node[4]       ; |led|lpm_add_sub:Add0|addcore:adder[2]|datab_node[4]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|datab_node[3]       ; |led|lpm_add_sub:Add0|addcore:adder[2]|datab_node[3]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|datab_node[2]       ; |led|lpm_add_sub:Add0|addcore:adder[2]|datab_node[2]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|datab_node[1]       ; |led|lpm_add_sub:Add0|addcore:adder[2]|datab_node[1]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|datab_node[0]       ; |led|lpm_add_sub:Add0|addcore:adder[2]|datab_node[0]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|ps[0]~0             ; |led|lpm_add_sub:Add0|addcore:adder[2]|ps[0]~0             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|psi[0]              ; |led|lpm_add_sub:Add0|addcore:adder[2]|psi[0]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|gn[0]               ; |led|lpm_add_sub:Add0|addcore:adder[2]|gn[0]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|ps[1]~1             ; |led|lpm_add_sub:Add0|addcore:adder[2]|ps[1]~1             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|psi[1]              ; |led|lpm_add_sub:Add0|addcore:adder[2]|psi[1]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|gn[1]               ; |led|lpm_add_sub:Add0|addcore:adder[2]|gn[1]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|ps[2]~2             ; |led|lpm_add_sub:Add0|addcore:adder[2]|ps[2]~2             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[2]|psi[2]              ; |led|lpm_add_sub:Add0|addcore:adder[2]|psi[2]              ; out0             ;