led.sim.rpt

cpld系统 EWB Quartus2编译 电子综合设计试验箱程序

; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|_~2         ; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|_~2         ; out0             ;
; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|$00005~0    ; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|$00005~0    ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]~0     ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]       ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[7]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[6]       ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[6]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[5]       ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[5]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[4]       ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[4]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[3]       ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[3]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[2]       ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[2]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[1]       ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[1]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[0]       ; |led|lpm_add_sub:Add0|addcore:adder[0]|datab_node[0]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[0]~0             ; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[0]~0             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[0]              ; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[0]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[1]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[1]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[2]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[2]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[3]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[3]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[4]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[4]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[5]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[5]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[6]~6             ; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[6]~6             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[6]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[6]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[7]~7             ; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[7]~7             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[7]              ; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[7]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[7]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[7]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[0]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[0]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[1]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[1]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[2]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[2]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[3]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[3]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[4]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[4]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[5]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[5]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[6]               ; |led|lpm_add_sub:Add0|addcore:adder[0]|pc[6]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|g3~0                ; |led|lpm_add_sub:Add0|addcore:adder[0]|g3~0                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|p2c[2]              ; |led|lpm_add_sub:Add0|addcore:adder[0]|p2c[2]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|g2c[1]~0            ; |led|lpm_add_sub:Add0|addcore:adder[0]|g2c[1]~0            ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|g2c[1]              ; |led|lpm_add_sub:Add0|addcore:adder[0]|g2c[1]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|g2c[2]~1            ; |led|lpm_add_sub:Add0|addcore:adder[0]|g2c[2]~1            ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|g2c[2]              ; |led|lpm_add_sub:Add0|addcore:adder[0]|g2c[2]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[4]~0   ; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[4]~0   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[5]~1   ; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[5]~1   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[6]~2   ; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[6]~2   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[6]     ; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[6]     ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~2                 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~2                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~3                 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~3                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~4                 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~4                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~5                 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~5                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~6                 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~6                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~7                 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~7                 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[7]~5 ; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[7]~5 ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[7]   ; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[7]   ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~17                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~17                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~18                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~18                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~24                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~24                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~26                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~26                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~27                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~27                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|genr_node[1]~1      ; |led|lpm_add_sub:Add0|addcore:adder[0]|genr_node[1]~1      ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~30                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~30                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~32                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~32                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~33                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~33                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|genr_node[2]~2      ; |led|lpm_add_sub:Add0|addcore:adder[0]|genr_node[2]~2      ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~34                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~34                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~3      ; |led|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~3      ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~36                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~36                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~37                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~37                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~38                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~38                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~39                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~39                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~3      ; |led|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~3      ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~42                ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~42                ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|bg_out~0            ; |led|lpm_add_sub:Add0|addcore:adder[0]|bg_out~0            ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|bp_out~0            ; |led|lpm_add_sub:Add0|addcore:adder[0]|bp_out~0            ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[7]~0     ; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[7]~0     ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[7]       ; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[7]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[6]       ; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[6]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[5]       ; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[5]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[4]       ; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[4]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[3]       ; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[3]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[2]       ; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[2]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[1]       ; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[1]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[0]       ; |led|lpm_add_sub:Add0|addcore:adder[1]|datab_node[0]       ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~0             ; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~0             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[0]              ; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[0]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[0]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[0]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[1]~1             ; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[1]~1             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[1]              ; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[1]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[1]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[1]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[2]~2             ; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[2]~2             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[2]              ; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[2]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[2]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[2]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[3]~3             ; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[3]~3             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[3]              ; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[3]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[3]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[3]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[4]~4             ; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[4]~4             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[4]              ; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[4]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[4]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[4]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[5]~5             ; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[5]~5             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[5]              ; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[5]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[5]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[5]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[6]~6             ; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[6]~6             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[6]              ; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[6]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[6]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[6]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[7]~7             ; |led|lpm_add_sub:Add0|addcore:adder[1]|ps[7]~7             ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[7]              ; |led|lpm_add_sub:Add0|addcore:adder[1]|psi[7]              ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[7]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|gn[7]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[0]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[0]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[1]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[1]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[2]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[2]               ; out0             ;
; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[3]               ; |led|lpm_add_sub:Add0|addcore:adder[1]|pc[3]               ; out0             ;