📄 led.sim.rpt
字号:
The following table displays output ports that toggle between 1 and 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+
; |led|cnt[0] ; |led|cnt[0] ; regout ;
; |led|cnt[1] ; |led|cnt[1] ; regout ;
; |led|cnt[2] ; |led|cnt[2] ; regout ;
; |led|cnt[3] ; |led|cnt[3] ; regout ;
; |led|cnt[4] ; |led|cnt[4] ; regout ;
; |led|cnt[5] ; |led|cnt[5] ; regout ;
; |led|clk ; |led|clk ; out ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[0] ; |led|lpm_add_sub:Add0|addcore:adder[0]|gn[0] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[1]~1 ; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[1]~1 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[1] ; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[1] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[2]~2 ; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[2]~2 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[2] ; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[2] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[3]~3 ; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[3]~3 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[3] ; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[3] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[4]~4 ; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[4]~4 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[4] ; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[4] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[5]~5 ; |led|lpm_add_sub:Add0|addcore:adder[0]|ps[5]~5 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[5] ; |led|lpm_add_sub:Add0|addcore:adder[0]|psi[5] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|g3 ; |led|lpm_add_sub:Add0|addcore:adder[0]|g3 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~0 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|g4~0 ; |led|lpm_add_sub:Add0|addcore:adder[0]|g4~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|p2c[0] ; |led|lpm_add_sub:Add0|addcore:adder[0]|p2c[0] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|p2c[1] ; |led|lpm_add_sub:Add0|addcore:adder[0]|p2c[1] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gc[0] ; |led|lpm_add_sub:Add0|addcore:adder[0]|gc[0] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gc[1]~0 ; |led|lpm_add_sub:Add0|addcore:adder[0]|gc[1]~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gc[1] ; |led|lpm_add_sub:Add0|addcore:adder[0]|gc[1] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gc[2]~1 ; |led|lpm_add_sub:Add0|addcore:adder[0]|gc[2]~1 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gc[2] ; |led|lpm_add_sub:Add0|addcore:adder[0]|gc[2] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[0] ; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[0] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[1] ; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[1] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[2] ; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[2] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[3] ; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[3] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[4] ; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[4] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[5] ; |led|lpm_add_sub:Add0|addcore:adder[0]|tot_cin_node[5] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~1 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~1 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_result[0]~0 ; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_result[0]~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[1]~0 ; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[1]~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[1] ; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[1] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[2]~1 ; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[2]~1 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[2] ; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[2] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[3] ; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[3] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[4]~2 ; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[4]~2 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[4] ; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[4] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[5]~3 ; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[5]~3 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[5] ; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[5] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[6] ; |led|lpm_add_sub:Add0|addcore:adder[0]|unreg_res_node[6] ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~16 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~16 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|prop_node[0]~0 ; |led|lpm_add_sub:Add0|addcore:adder[0]|prop_node[0]~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~19 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~19 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~20 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~20 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~21 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~21 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|genr_node[0]~0 ; |led|lpm_add_sub:Add0|addcore:adder[0]|genr_node[0]~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~22 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~22 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~23 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~23 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|prop_node[1]~1 ; |led|lpm_add_sub:Add0|addcore:adder[0]|prop_node[1]~1 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~25 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~25 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~28 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~28 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~29 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~29 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|prop_node[2]~2 ; |led|lpm_add_sub:Add0|addcore:adder[0]|prop_node[2]~2 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~31 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~31 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~40 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~40 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gp0~0 ; |led|lpm_add_sub:Add0|addcore:adder[0]|gp0~0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|gp0 ; |led|lpm_add_sub:Add0|addcore:adder[0]|gp0 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~41 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~41 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~43 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~43 ; out0 ;
; |led|lpm_add_sub:Add0|addcore:adder[0]|_~44 ; |led|lpm_add_sub:Add0|addcore:adder[0]|_~44 ; out0 ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+
The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+
; |led|cnt[7] ; |led|cnt[7] ; regout ;
; |led|cnt[8] ; |led|cnt[8] ; regout ;
; |led|cnt[9] ; |led|cnt[9] ; regout ;
; |led|cnt[10] ; |led|cnt[10] ; regout ;
; |led|cnt[11] ; |led|cnt[11] ; regout ;
; |led|cnt[12] ; |led|cnt[12] ; regout ;
; |led|cnt[13] ; |led|cnt[13] ; regout ;
; |led|cnt[14] ; |led|cnt[14] ; regout ;
; |led|cnt[15] ; |led|cnt[15] ; regout ;
; |led|cnt[16] ; |led|cnt[16] ; regout ;
; |led|cnt[17] ; |led|cnt[17] ; regout ;
; |led|cnt[18] ; |led|cnt[18] ; regout ;
; |led|cnt[19] ; |led|cnt[19] ; regout ;
; |led|cnt[20] ; |led|cnt[20] ; regout ;
; |led|D[0] ; |led|D[0] ; pin_out ;
; |led|D[1] ; |led|D[1] ; pin_out ;
; |led|D[2] ; |led|D[2] ; pin_out ;
; |led|D[3] ; |led|D[3] ; pin_out ;
; |led|D[4] ; |led|D[4] ; pin_out ;
; |led|D[5] ; |led|D[5] ; pin_out ;
; |led|D[6] ; |led|D[6] ; pin_out ;
; |led|D[7] ; |led|D[7] ; pin_out ;
; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|gpc0~0 ; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|gpc0~0 ; out0 ;
; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|gpc0 ; |led|lpm_add_sub:Add0|look_add:look_ahead_unit|gpc0 ; out0 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -