⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 den_lcm_test.tan.rpt

📁 开发板原理图 需要做开发板的可以参考参考
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; N/A                                     ; 166.56 MHz ( period = 6.004 ns )                    ; Reset_Delay:u3|Cont[10]         ; Reset_Delay:u3|Cont[17]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.561 ns                ;
; N/A                                     ; 166.56 MHz ( period = 6.004 ns )                    ; Reset_Delay:u3|Cont[10]         ; Reset_Delay:u3|Cont[16]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.561 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[15]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.551 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[6]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.551 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[7]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.551 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[8]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.551 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[9]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.551 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[10]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.551 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[11]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.551 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[12]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.551 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[13]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.551 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[14]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.551 ns                ;
; N/A                                     ; 167.14 MHz ( period = 5.983 ns )                    ; Reset_Delay:u3|Cont[9]          ; Reset_Delay:u3|Cont[21]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.540 ns                ;
; N/A                                     ; 167.14 MHz ( period = 5.983 ns )                    ; Reset_Delay:u3|Cont[9]          ; Reset_Delay:u3|Cont[20]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.540 ns                ;
; N/A                                     ; 167.14 MHz ( period = 5.983 ns )                    ; Reset_Delay:u3|Cont[9]          ; Reset_Delay:u3|Cont[19]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.540 ns                ;
; N/A                                     ; 167.14 MHz ( period = 5.983 ns )                    ; Reset_Delay:u3|Cont[9]          ; Reset_Delay:u3|Cont[18]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.540 ns                ;
; N/A                                     ; 167.14 MHz ( period = 5.983 ns )                    ; Reset_Delay:u3|Cont[9]          ; Reset_Delay:u3|Cont[17]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.540 ns                ;
; N/A                                     ; 167.14 MHz ( period = 5.983 ns )                    ; Reset_Delay:u3|Cont[9]          ; Reset_Delay:u3|Cont[16]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.540 ns                ;
; N/A                                     ; 167.36 MHz ( period = 5.975 ns )                    ; Reset_Delay:u3|Cont[7]          ; Reset_Delay:u3|Cont[21]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.532 ns                ;
; N/A                                     ; 167.36 MHz ( period = 5.975 ns )                    ; Reset_Delay:u3|Cont[7]          ; Reset_Delay:u3|Cont[20]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.532 ns                ;
; N/A                                     ; 167.36 MHz ( period = 5.975 ns )                    ; Reset_Delay:u3|Cont[7]          ; Reset_Delay:u3|Cont[19]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.532 ns                ;
; N/A                                     ; 167.36 MHz ( period = 5.975 ns )                    ; Reset_Delay:u3|Cont[7]          ; Reset_Delay:u3|Cont[18]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.532 ns                ;
; N/A                                     ; 167.36 MHz ( period = 5.975 ns )                    ; Reset_Delay:u3|Cont[7]          ; Reset_Delay:u3|Cont[17]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.532 ns                ;
; N/A                                     ; 167.36 MHz ( period = 5.975 ns )                    ; Reset_Delay:u3|Cont[7]          ; Reset_Delay:u3|Cont[16]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.532 ns                ;
; N/A                                     ; 167.42 MHz ( period = 5.973 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[1]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.530 ns                ;
; N/A                                     ; 167.42 MHz ( period = 5.973 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[2]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.530 ns                ;
; N/A                                     ; 167.42 MHz ( period = 5.973 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[3]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.530 ns                ;
; N/A                                     ; 167.42 MHz ( period = 5.973 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[4]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.530 ns                ;
; N/A                                     ; 167.42 MHz ( period = 5.973 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[5]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.530 ns                ;
; N/A                                     ; 168.27 MHz ( period = 5.943 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[21]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 168.27 MHz ( period = 5.943 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[20]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 168.27 MHz ( period = 5.943 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[19]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 168.27 MHz ( period = 5.943 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[18]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 168.27 MHz ( period = 5.943 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[17]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 168.27 MHz ( period = 5.943 ns )                    ; Reset_Delay:u3|Cont[5]          ; Reset_Delay:u3|Cont[16]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 170.27 MHz ( period = 5.873 ns )                    ; Reset_Delay:u3|Cont[6]          ; Reset_Delay:u3|Cont[15]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.430 ns                ;
; N/A                                     ; 170.27 MHz ( period = 5.873 ns )                    ; Reset_Delay:u3|Cont[6]          ; Reset_Delay:u3|Cont[6]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.430 ns                ;
; N/A                                     ; 170.27 MHz ( period = 5.873 ns )                    ; Reset_Delay:u3|Cont[6]          ; Reset_Delay:u3|Cont[7]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.430 ns                ;
; N/A                                     ; 170.27 MHz ( period = 5.873 ns )                    ; Reset_Delay:u3|Cont[6]          ; Reset_Delay:u3|Cont[8]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.430 ns                ;
; N/A                                     ; 170.27 MHz ( period = 5.873 ns )                    ; Reset_Delay:u3|Cont[6]          ; Reset_Delay:u3|Cont[9]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.430 ns                ;
; N/A                                     ; 170.27 MHz ( period = 5.873 ns )                    ; Reset_Delay:u3|Cont[6]          ; Reset_Delay:u3|Cont[10]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.430 ns                ;
; N/A                                     ; 170.27 MHz ( period = 5.873 ns )                    ; Reset_Delay:u3|Cont[6]          ; Reset_Delay:u3|Cont[11]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.430 ns                ;
; N/A                                     ; 170.27 MHz ( period = 5.873 ns )                    ; Reset_Delay:u3|Cont[6]          ; Reset_Delay:u3|Cont[12]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.430 ns                ;
; N/A                                     ; 170.27 MHz ( period = 5.873 ns )                    ; Reset_Delay:u3|Cont[6]          ; Reset_Delay:u3|Cont[13]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.430 ns                ;
; N/A                                     ; 170.27 MHz ( period = 5.873 ns )                    ; Reset_Delay:u3|Cont[6]          ; Reset_Delay:u3|Cont[14]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.430 ns                ;
; N/A                                     ; 170.33 MHz ( period = 5.871 ns )                    ; Reset_Delay:u3|Cont[4]          ; Reset_Delay:u3|Cont[15]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.428 ns                ;
; N/A                                     ; 170.33 MHz ( period = 5.871 ns )                    ; Reset_Delay:u3|Cont[4]          ; Reset_Delay:u3|Cont[6]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.428 ns                ;
; N/A                                     ; 170.33 MHz ( period = 5.871 ns )                    ; Reset_Delay:u3|Cont[4]          ; Reset_Delay:u3|Cont[7]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.428 ns                ;
; N/A                                     ; 170.33 MHz ( period = 5.871 ns )                    ; Reset_Delay:u3|Cont[4]          ; Reset_Delay:u3|Cont[8]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.428 ns                ;
; N/A                                     ; 170.33 MHz ( period = 5.871 ns )                    ; Reset_Delay:u3|Cont[4]          ; Reset_Delay:u3|Cont[9]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.428 ns                ;
; N/A                                     ; 170.33 MHz ( period = 5.871 ns )                    ; Reset_Delay:u3|Cont[4]          ; Reset_Delay:u3|Cont[10]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.428 ns                ;
; N/A                                     ; 170.33 MHz ( period = 5.871 ns )                    ; Reset_Delay:u3|Cont[4]          ; Reset_Delay:u3|Cont[11]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.428 ns                ;
; N/A                                     ; 170.33 MHz ( period = 5.871 ns )                    ; Reset_Delay:u3|Cont[4]          ; Reset_Delay:u3|Cont[12]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.428 ns                ;
; N/A                                     ; 170.33 MHz ( period = 5.871 ns )                    ; Reset_Delay:u3|Cont[4]          ; Reset_Delay:u3|Cont[13]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.428 ns                ;
; N/A                                     ; 170.33 MHz ( period = 5.871 ns )                    ; Reset_Delay:u3|Cont[4]          ; Reset_Delay:u3|Cont[14]                       ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.428 ns                ;
; N/A                                     ; 170.88 MHz ( period = 5.852 ns )                    ; Reset_Delay:u3|Cont[6]          ; Reset_Delay:u3|Cont[1]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.409 ns                ;
; N/A                                     ; 170.88 MHz ( period = 5.852 ns )                    ; Reset_Delay:u3|Cont[6]          ; Reset_Delay:u3|Cont[2]                        ; iCLK_50    ; iCLK_50  ; None                        ; None                      ; 5.409 ns                ;
; N/A                                     ; 170.88 MHz ( period = 5.852 ns )                    ; Reset_Delay:u3|Cont

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -