denano.tan.rpt

来自「开发板原理图 需要做开发板的可以参考参考」· RPT 代码 · 共 340 行 · 第 1/5 页

; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[0]  ; Knight_Rider:m1|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.778 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Count:m2|number.00010011 ; Count:m2|mLED[2]         ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[0]  ; Count:m2|Cont[22]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.769 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Count:m2|number.00010001 ; Count:m2|mLED[3]         ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[4]  ; Knight_Rider:m1|Cont[21] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[4]  ; Knight_Rider:m1|Cont[20] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[4]  ; Knight_Rider:m1|Cont[19] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[4]  ; Knight_Rider:m1|Cont[18] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[4]  ; Knight_Rider:m1|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.737 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[4]  ; Count:m2|Cont[22]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.728 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Count:m2|number.00011111 ; Count:m2|mLED[6]         ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.711 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Count:m2|number.00001100 ; Count:m2|mLED[0]         ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.710 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Count:m2|number.00011111 ; Count:m2|mLED[7]         ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.709 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|DIR      ; Knight_Rider:m1|mLED[7]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.678 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|DIR      ; Knight_Rider:m1|mLED[6]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.676 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[12] ; Knight_Rider:m1|Cont[21] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.664 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[12] ; Knight_Rider:m1|Cont[20] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.664 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[12] ; Knight_Rider:m1|Cont[19] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.664 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[12] ; Knight_Rider:m1|Cont[18] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.664 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[12] ; Knight_Rider:m1|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.664 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[2]  ; Knight_Rider:m1|Cont[11] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.664 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[2]  ; Knight_Rider:m1|Cont[10] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.664 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[2]  ; Knight_Rider:m1|Cont[9]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.664 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[2]  ; Knight_Rider:m1|Cont[8]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.664 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[2]  ; Knight_Rider:m1|Cont[7]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.664 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[7]  ; Knight_Rider:m1|Cont[21] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.657 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[7]  ; Knight_Rider:m1|Cont[20] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.657 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[7]  ; Knight_Rider:m1|Cont[19] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.657 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[7]  ; Knight_Rider:m1|Cont[18] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.657 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[7]  ; Knight_Rider:m1|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.657 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[12] ; Count:m2|Cont[22]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.655 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[2]  ; Knight_Rider:m1|Cont[16] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.655 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[2]  ; Knight_Rider:m1|Cont[15] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.655 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[2]  ; Knight_Rider:m1|Cont[14] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.655 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[2]  ; Knight_Rider:m1|Cont[13] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.655 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[2]  ; Knight_Rider:m1|Cont[12] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.655 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[7]  ; Count:m2|Cont[22]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.648 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Count:m2|number.00001010 ; Count:m2|mLED[1]         ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.648 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Count:m2|number.00010000 ; Count:m2|mLED[5]         ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.645 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[6]  ; Knight_Rider:m1|Cont[21] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[6]  ; Knight_Rider:m1|Cont[20] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[6]  ; Knight_Rider:m1|Cont[19] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[6]  ; Knight_Rider:m1|Cont[18] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[6]  ; Knight_Rider:m1|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[6]  ; Count:m2|Cont[22]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.633 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[13] ; Knight_Rider:m1|Cont[21] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.588 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[13] ; Knight_Rider:m1|Cont[20] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.588 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[13] ; Knight_Rider:m1|Cont[19] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.588 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[13] ; Knight_Rider:m1|Cont[18] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.588 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[13] ; Knight_Rider:m1|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.588 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[3]  ; Knight_Rider:m1|Cont[11] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.588 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[3]  ; Knight_Rider:m1|Cont[10] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.588 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[3]  ; Knight_Rider:m1|Cont[9]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.588 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[3]  ; Knight_Rider:m1|Cont[8]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.588 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[3]  ; Knight_Rider:m1|Cont[7]  ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.588 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[8]  ; Knight_Rider:m1|Cont[21] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.587 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[8]  ; Knight_Rider:m1|Cont[20] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.587 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[8]  ; Knight_Rider:m1|Cont[19] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.587 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[8]  ; Knight_Rider:m1|Cont[18] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.587 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[8]  ; Knight_Rider:m1|Cont[17] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.587 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[13] ; Count:m2|Cont[22]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.579 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[3]  ; Knight_Rider:m1|Cont[16] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.579 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[3]  ; Knight_Rider:m1|Cont[15] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.579 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[3]  ; Knight_Rider:m1|Cont[14] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.579 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[3]  ; Knight_Rider:m1|Cont[13] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.579 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[3]  ; Knight_Rider:m1|Cont[12] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.579 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[8]  ; Count:m2|Cont[22]        ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.578 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; Knight_Rider:m1|Cont[10] ; Knight_Rider:m1|Cont[21] ; CLOCK_50   ; CLOCK_50 ; None                        ; None                      ; 2.560 ns                ;