📄 cpu.vo
字号:
//IP Functional Simulation Model
//VERSION_BEGIN 7.2 cbx_mgl 2007:08:03:23:48:12:SJ cbx_simgen 2007:08:10:19:01:44:SJ VERSION_END
// synthesis VERILOG_INPUT_VERSION VERILOG_2001
// altera message_off 10463
// Legal Notice: ⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -