series_detection.hier_info

FPGA实验：用于检测输入的二进制系列

|series_detection
z <= state:inst1.z
rst => series:inst.rst
rst => state:inst1.rst
clk => series:inst.clk
key0 => series:inst.keyin0
key1 => series:inst.keyin1
key2 => series:inst.keyin2
key3 => series:inst.keyin3
key4 => series:inst.keyin4
key5 => series:inst.keyin5
key6 => series:inst.keyin6
key7 => series:inst.keyin7
key8 => series:inst.keyin8
key9 => series:inst.keyin9
key10 => series:inst.keyin10
key11 => series:inst.keyin11
key12 => series:inst.keyin12
key13 => series:inst.keyin13
key14 => series:inst.keyin14
key15 => series:inst.keyin15
key16 => series:inst.keyin16


|series_detection|state:inst1
w[0] => Mux0.IN31
w[1] => Mux0.IN30
w[2] => Mux0.IN29
w[3] => Mux0.IN28
w[4] => Mux0.IN27
w[5] => Mux0.IN26
w[6] => Mux0.IN25
w[7] => Mux0.IN24
w[8] => Mux0.IN23
w[9] => Mux0.IN22
w[10] => Mux0.IN21
w[11] => Mux0.IN20
w[12] => Mux0.IN19
w[13] => Mux0.IN18
w[14] => Mux0.IN17
w[15] => Mux0.IN16
w[16] => Mux0.IN15
clk0 => next_state[0].CLK
clk0 => next_state[1].CLK
clk0 => next_state[2].CLK
clk0 => next_state[3].CLK
clk0 => next_state[4].CLK
clk0 => next_state[5].CLK
clk0 => next_state[6].CLK
clk0 => next_state[7].CLK
clk0 => z~reg0.CLK
clk0 => cnt[0].CLK
clk0 => cnt[1].CLK
clk0 => cnt[2].CLK
clk0 => cnt[3].CLK
clk0 => cnt[4].CLK
rst => process1~0.IN0
rst => current_state[0].ACLR
rst => current_state[1].ACLR
rst => current_state[2].ACLR
rst => current_state[3].ACLR
rst => current_state[4].ACLR
rst => current_state[5].ACLR
rst => current_state[6].ACLR
rst => current_state[7].ACLR
clk1 => current_state[0].CLK
clk1 => current_state[1].CLK
clk1 => current_state[2].CLK
clk1 => current_state[3].CLK
clk1 => current_state[4].CLK
clk1 => current_state[5].CLK
clk1 => current_state[6].CLK
clk1 => current_state[7].CLK
z <= z~reg0.DB_MAX_OUTPUT_PORT_TYPE


|series_detection|series:inst
rst => keycod[0]~reg0.CLK
rst => keycod[1]~reg0.CLK
rst => keycod[2]~reg0.CLK
rst => keycod[3]~reg0.CLK
rst => keycod[4]~reg0.CLK
rst => keycod[5]~reg0.CLK
rst => keycod[6]~reg0.CLK
rst => keycod[7]~reg0.CLK
rst => keycod[8]~reg0.CLK
rst => keycod[9]~reg0.CLK
rst => keycod[10]~reg0.CLK
rst => keycod[11]~reg0.CLK
rst => keycod[12]~reg0.CLK
rst => keycod[13]~reg0.CLK
rst => keycod[14]~reg0.CLK
rst => keycod[15]~reg0.CLK
rst => keycod[16]~reg0.CLK
rst => clkfrq1.ACLR
rst => cntfrq1[14].ACLR
rst => cntfrq1[13].ACLR
rst => cntfrq1[12].ACLR
rst => cntfrq1[11].ACLR
rst => cntfrq1[10].ACLR
rst => cntfrq1[9].ACLR
rst => cntfrq1[8].ACLR
rst => cntfrq1[7].ACLR
rst => cntfrq1[6].ACLR
rst => cntfrq1[5].ACLR
rst => cntfrq1[4].ACLR
rst => cntfrq1[3].ACLR
rst => cntfrq1[2].ACLR
rst => cntfrq1[1].ACLR
rst => cntfrq1[0].ACLR
rst => cntfrq0[0].ACLR
rst => cntfrq0[1].ACLR
rst => cntfrq0[2].ACLR
rst => cntfrq0[3].ACLR
rst => cntfrq0[4].ACLR
rst => cntfrq0[5].ACLR
rst => cntfrq0[6].ACLR
rst => cntfrq0[7].ACLR
rst => cntfrq0[8].ACLR
rst => cntfrq0[9].ACLR
rst => cntfrq0[10].ACLR
rst => cntfrq0[11].ACLR
rst => cntfrq0[12].ACLR
rst => cntfrq0[13].ACLR
rst => cntfrq0[14].ACLR
rst => cntfrq0[15].ACLR
rst => cntfrq0[16].ACLR
rst => cntfrq0[17].ACLR
rst => cntfrq0[18].ACLR
rst => cntfrq0[19].ACLR
rst => cntfrq0[20].ACLR
rst => cntfrq0[21].ACLR
rst => cntfrq0[22].ACLR
rst => cntfrq0[23].ACLR
rst => cntfrq0[24].ACLR
rst => clkfrq0.ACLR
clk => clk1~reg0.CLK
clk => cntfrq1[0].CLK
clk => cntfrq1[1].CLK
clk => cntfrq1[2].CLK
clk => cntfrq1[3].CLK
clk => cntfrq1[4].CLK
clk => cntfrq1[5].CLK
clk => cntfrq1[6].CLK
clk => cntfrq1[7].CLK
clk => cntfrq1[8].CLK
clk => cntfrq1[9].CLK
clk => cntfrq1[10].CLK
clk => cntfrq1[11].CLK
clk => cntfrq1[12].CLK
clk => cntfrq1[13].CLK
clk => cntfrq1[14].CLK
clk => clkfrq1.CLK
clk => clk0~reg0.CLK
clk => cntfrq0[0].CLK
clk => cntfrq0[1].CLK
clk => cntfrq0[2].CLK
clk => cntfrq0[3].CLK
clk => cntfrq0[4].CLK
clk => cntfrq0[5].CLK
clk => cntfrq0[6].CLK
clk => cntfrq0[7].CLK
clk => cntfrq0[8].CLK
clk => cntfrq0[9].CLK
clk => cntfrq0[10].CLK
clk => cntfrq0[11].CLK
clk => cntfrq0[12].CLK
clk => cntfrq0[13].CLK
clk => cntfrq0[14].CLK
clk => cntfrq0[15].CLK
clk => cntfrq0[16].CLK
clk => cntfrq0[17].CLK
clk => cntfrq0[18].CLK
clk => cntfrq0[19].CLK
clk => cntfrq0[20].CLK
clk => cntfrq0[21].CLK
clk => cntfrq0[22].CLK
clk => cntfrq0[23].CLK
clk => cntfrq0[24].CLK
clk => clkfrq0.CLK
keyin0 => keycod[0]~reg0.DATAIN
keyin1 => keycod[1]~reg0.DATAIN
keyin2 => keycod[2]~reg0.DATAIN
keyin3 => keycod[3]~reg0.DATAIN
keyin4 => keycod[4]~reg0.DATAIN
keyin5 => keycod[5]~reg0.DATAIN
keyin6 => keycod[6]~reg0.DATAIN
keyin7 => keycod[7]~reg0.DATAIN
keyin8 => keycod[8]~reg0.DATAIN
keyin9 => keycod[9]~reg0.DATAIN
keyin10 => keycod[10]~reg0.DATAIN
keyin11 => keycod[11]~reg0.DATAIN
keyin12 => keycod[12]~reg0.DATAIN
keyin13 => keycod[13]~reg0.DATAIN
keyin14 => keycod[14]~reg0.DATAIN
keyin15 => keycod[15]~reg0.DATAIN
keyin16 => keycod[16]~reg0.DATAIN
clk0 <= clk0~reg0.DB_MAX_OUTPUT_PORT_TYPE
clk1 <= clk1~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[0] <= keycod[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[1] <= keycod[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[2] <= keycod[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[3] <= keycod[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[4] <= keycod[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[5] <= keycod[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[6] <= keycod[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[7] <= keycod[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[8] <= keycod[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[9] <= keycod[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[10] <= keycod[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[11] <= keycod[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[12] <= keycod[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[13] <= keycod[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[14] <= keycod[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[15] <= keycod[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
keycod[16] <= keycod[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE