din5.fit.rpt

中频验波是对信号进行中频直接采样和数字正交处理后,产生的I 支路和Q 支路信号序列在时间上会错开一个采样间隔,需要进行定序处理,恢复成同步输出的I、Q 两路信号序列。现代雷达普遍采用相参信号处理,而如

;    |I5:inst8|                             ; 39 (39)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; 39 (39)         ; 0 (0)      ; |din5|I5:inst8                                                                 ;
;    |conter:inst4|                         ; 10 (0)      ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; 0 (0)      ; |din5|conter:inst4                                                             ;
;       |lpm_counter:lpm_counter_component| ; 10 (0)      ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; 0 (0)      ; |din5|conter:inst4|lpm_counter:lpm_counter_component                           ;
;          |cntr_leh:auto_generated|        ; 10 (10)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |din5|conter:inst4|lpm_counter:lpm_counter_component|cntr_leh:auto_generated   ;
;    |div2:inst10|                          ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |din5|div2:inst10                                                              ;
;    |div5:inst1|                           ; 9 (9)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |din5|div5:inst1                                                               ;
;    |move:inst7|                           ; 96 (0)      ; 96           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 84 (0)            ; 12 (0)           ; 12 (0)          ; 0 (0)      ; |din5|move:inst7                                                               ;
;       |74164:inst10|                      ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |din5|move:inst7|74164:inst10                                                  ;
;       |74164:inst11|                      ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |din5|move:inst7|74164:inst11                                                  ;
;       |74164:inst1|                       ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |din5|move:inst7|74164:inst1                                                   ;
;       |74164:inst2|                       ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |din5|move:inst7|74164:inst2                                                   ;
;       |74164:inst3|                       ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |din5|move:inst7|74164:inst3                                                   ;
;       |74164:inst4|                       ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |din5|move:inst7|74164:inst4                                                   ;
;       |74164:inst5|                       ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |din5|move:inst7|74164:inst5                                                   ;
;       |74164:inst6|                       ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |din5|move:inst7|74164:inst6                                                   ;
;       |74164:inst7|                       ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |din5|move:inst7|74164:inst7                                                   ;
;       |74164:inst8|                       ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |din5|move:inst7|74164:inst8                                                   ;
;       |74164:inst9|                       ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |din5|move:inst7|74164:inst9                                                   ;
;       |74164:inst|                        ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |din5|move:inst7|74164:inst                                                    ;
;    |rom1:inst|                            ; 0 (0)       ; 0            ; 12288       ; 3    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |din5|rom1:inst                                                                ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 12288       ; 3    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |din5|rom1:inst|altsyncram:altsyncram_component                                ;
;          |altsyncram_fm51:auto_generated| ; 0 (0)       ; 0            ; 12288       ; 3    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |din5|rom1:inst|altsyncram:altsyncram_component|altsyncram_fm51:auto_generated ;
;    |xor_add:inst6|                        ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |din5|xor_add:inst6                                                            ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; clk       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; clk2M     ; Output   ; --            ; --            ; --                    ; --  ;
; clk8M     ; Output   ; --            ; --            ; --                    ; --  ;
; clk4M     ; Output   ; --            ; --            ; --                    ; --  ;
; I_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; I_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; I_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; I_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; I_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; I_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; I_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; I_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; I_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; I_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; I_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; I_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; Q_out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; Q_out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; Q_out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; Q_out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; Q_out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; Q_out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; Q_out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; Q_out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; Q_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; Q_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; Q_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; Q_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; qp[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; qp[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; qp[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; qp[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; qp[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; qp[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; qp[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; qp[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; qp[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; qp[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; qp[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; qp[0]     ; Output   ; --            ; --            ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                         ;
+----------------------+-------------+---------+-------+--------+----------------------+------------------+
; Name                 ; Location    ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+----------------------+-------------+---------+-------+--------+----------------------+------------------+
; clk                  ; PIN_16      ; 8       ; Clock ; yes    ; Global clock         ; GCLK2            ;
; div2:inst10|count[0] ; LC_X8_Y6_N2 ; 27      ; Clock ; yes    ; Global clock         ; GCLK3            ;
; div5:inst1|div5      ; LC_X7_Y5_N5 ; 112     ; Clock ; yes    ; Global clock         ; GCLK1            ;
+----------------------+-------------+---------+-------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                            ;
+----------------------+-------------+---------+----------------------+------------------+
; Name                 ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+----------------------+-------------+---------+----------------------+------------------+
; clk                  ; PIN_16      ; 8       ; Global clock         ; GCLK2            ;
; div2:inst10|count[0] ; LC_X8_Y6_N2 ; 27      ; Global clock         ; GCLK3            ;
; div5:inst1|div5      ; LC_X7_Y5_N5 ; 112     ; Global clock