📄 din5.fit.rpt
字号:
; 71 ; 55 ; 4 ; I_out[11] ; output ; LVTTL ; ; Column I/O ; Y ; no ; Off ;
; 72 ; 56 ; 4 ; Q_out[4] ; output ; LVTTL ; ; Column I/O ; Y ; no ; Off ;
; 73 ; 57 ; 3 ; Q_out[5] ; output ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 74 ; 58 ; 3 ; Q_out[6] ; output ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 75 ; 59 ; 3 ; Q_out[7] ; output ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 76 ; 60 ; 3 ; Q_out[8] ; output ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 77 ; 61 ; 3 ; Q_out[9] ; output ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 78 ; 62 ; 3 ; Q_out[10] ; output ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 79 ; 63 ; 3 ; Q_out[11] ; output ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 80 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 81 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 82 ; 64 ; 3 ; I_out[2] ; output ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 83 ; 65 ; 3 ; Q_out[3] ; output ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 84 ; 66 ; 3 ; I_out[0] ; output ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 85 ; 67 ; 3 ; clk2M ; output ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 86 ; 68 ; 3 ; ^CONF_DONE ; ; ; ; -- ; ; -- ; -- ;
; 87 ; 69 ; 3 ; ^nSTATUS ; ; ; ; -- ; ; -- ; -- ;
; 88 ; 70 ; 3 ; #TCK ; input ; ; ; -- ; ; -- ; -- ;
; 89 ; 71 ; 3 ; #TMS ; input ; ; ; -- ; ; -- ; -- ;
; 90 ; 72 ; 3 ; #TDO ; output ; ; ; -- ; ; -- ; -- ;
; 91 ; 73 ; 3 ; I_out[3] ; output ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 92 ; 74 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
; 93 ; 75 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
; 94 ; 76 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 95 ; 77 ; 3 ; #TDI ; input ; ; ; -- ; ; -- ; -- ;
; 96 ; 78 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 97 ; 79 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 98 ; 80 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 99 ; 81 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 100 ; 82 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 101 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 102 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 103 ; 83 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 104 ; 84 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 105 ; 85 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 106 ; 86 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 107 ; 87 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 108 ; 88 ; 3 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 109 ; 89 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 110 ; 90 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 111 ; 91 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 112 ; 92 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 113 ; 93 ; 2 ; Q_out[2] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 114 ; 94 ; 2 ; I_out[1] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 115 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 116 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 117 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
; 118 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 119 ; 95 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 120 ; 96 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 121 ; 97 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 122 ; 98 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 123 ; 99 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 124 ; 100 ; 2 ; qp[3] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 125 ; 101 ; 2 ; qp[5] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 126 ; 102 ; 2 ; qp[7] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 127 ; 103 ; 2 ; qp[6] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 128 ; 104 ; 2 ; qp[0] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 129 ; 105 ; 2 ; qp[1] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 130 ; 106 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 131 ; 107 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 132 ; 108 ; 2 ; qp[4] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 133 ; 109 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 134 ; 110 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 135 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
; 136 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 137 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 138 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 139 ; 111 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 140 ; 112 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 141 ; 113 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 142 ; 114 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 143 ; 115 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 144 ; 116 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+---------------------+-------+------------------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+---------------------+-------+------------------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; 2.5 V ; 10 pF ; Not Available ;
; 1.8 V ; 10 pF ; Not Available ;
; 1.5 V ; 10 pF ; Not Available ;
; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2) ;
; LVDS ; 4 pF ; 100 Ohm (Differential) ;
; RSDS ; 10 pF ; 100 Ohm (Differential) ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------+
; |din5 ; 185 (28) ; 140 ; 12288 ; 3 ; 40 ; 0 ; 45 (4) ; 96 (12) ; 44 (12) ; 77 (16) ; 0 (0) ; |din5 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -