m2_1.v

来自「该源码为xilinx ise教程的附带光盘源码」· Verilog 代码 · 共 29 行

`timescale  1 ns / 10 ps

module m2_1 (  
    d0, 
    d1, 
    s0, 
    o 
    );      
    
input   d0 ;
input   d1 ;
output  o ;
input   s0 ;

GND  U_gnd  ( .G( w_LO  )  );    
  // synopsys dc_script_begin
  // set_dont_touch current_design
  // synopsys dc_script_end
  

  AND2B1  U0 ( .I0( s0 ) , .I1( d0 ) , .O( M0 )  );
  AND2    U1 ( .I0( s0 ) , .I1( d1 ) , .O( M1 )  );
  OR2     U2 ( .I0( M1 ) , .I1( M0 ) , .O( o  )  );
  FMAP    U3 ( .I1( d1 ) , .I2( w_LO) , .I3( s0 ) , .I4( d0 ), .O( o ));

  endmodule

//-----------------------------------end 64----------------------2002-5-28 16:11