ctr.hier_info

pwm控制模块 使用过很多次

gpwm9_ctr[5] <= ctr9[5].DB_MAX_OUTPUT_PORT_TYPE
gpwm9_ctr[6] <= ctr9[6].DB_MAX_OUTPUT_PORT_TYPE
gpwm10_ctr[0] <= ctr10[0].DB_MAX_OUTPUT_PORT_TYPE
gpwm10_ctr[1] <= ctr10[1].DB_MAX_OUTPUT_PORT_TYPE
gpwm10_ctr[2] <= ctr10[2].DB_MAX_OUTPUT_PORT_TYPE
gpwm10_ctr[3] <= ctr10[3].DB_MAX_OUTPUT_PORT_TYPE
gpwm10_ctr[4] <= ctr10[4].DB_MAX_OUTPUT_PORT_TYPE
gpwm10_ctr[5] <= ctr10[5].DB_MAX_OUTPUT_PORT_TYPE
gpwm10_ctr[6] <= ctr10[6].DB_MAX_OUTPUT_PORT_TYPE
gpwm11_ctr[0] <= ctr11[0].DB_MAX_OUTPUT_PORT_TYPE
gpwm11_ctr[1] <= ctr11[1].DB_MAX_OUTPUT_PORT_TYPE
gpwm11_ctr[2] <= ctr11[2].DB_MAX_OUTPUT_PORT_TYPE
gpwm11_ctr[3] <= ctr11[3].DB_MAX_OUTPUT_PORT_TYPE
gpwm11_ctr[4] <= ctr11[4].DB_MAX_OUTPUT_PORT_TYPE
gpwm11_ctr[5] <= ctr11[5].DB_MAX_OUTPUT_PORT_TYPE
gpwm11_ctr[6] <= ctr11[6].DB_MAX_OUTPUT_PORT_TYPE
gpwm12_ctr[0] <= ctr12[0].DB_MAX_OUTPUT_PORT_TYPE
gpwm12_ctr[1] <= ctr12[1].DB_MAX_OUTPUT_PORT_TYPE
gpwm12_ctr[2] <= ctr12[2].DB_MAX_OUTPUT_PORT_TYPE
gpwm12_ctr[3] <= ctr12[3].DB_MAX_OUTPUT_PORT_TYPE
gpwm12_ctr[4] <= ctr12[4].DB_MAX_OUTPUT_PORT_TYPE
gpwm12_ctr[5] <= ctr12[5].DB_MAX_OUTPUT_PORT_TYPE
gpwm12_ctr[6] <= ctr12[6].DB_MAX_OUTPUT_PORT_TYPE
gpwm13_ctr[0] <= ctr13[0].DB_MAX_OUTPUT_PORT_TYPE
gpwm13_ctr[1] <= ctr13[1].DB_MAX_OUTPUT_PORT_TYPE
gpwm13_ctr[2] <= ctr13[2].DB_MAX_OUTPUT_PORT_TYPE
gpwm13_ctr[3] <= ctr13[3].DB_MAX_OUTPUT_PORT_TYPE
gpwm13_ctr[4] <= ctr13[4].DB_MAX_OUTPUT_PORT_TYPE
gpwm13_ctr[5] <= ctr13[5].DB_MAX_OUTPUT_PORT_TYPE
gpwm13_ctr[6] <= ctr13[6].DB_MAX_OUTPUT_PORT_TYPE
gpwm14_ctr[0] <= ctr14[0].DB_MAX_OUTPUT_PORT_TYPE
gpwm14_ctr[1] <= ctr14[1].DB_MAX_OUTPUT_PORT_TYPE
gpwm14_ctr[2] <= ctr14[2].DB_MAX_OUTPUT_PORT_TYPE
gpwm14_ctr[3] <= ctr14[3].DB_MAX_OUTPUT_PORT_TYPE
gpwm14_ctr[4] <= ctr14[4].DB_MAX_OUTPUT_PORT_TYPE
gpwm14_ctr[5] <= ctr14[5].DB_MAX_OUTPUT_PORT_TYPE
gpwm14_ctr[6] <= ctr14[6].DB_MAX_OUTPUT_PORT_TYPE
gpwm15_ctr[0] <= ctr15[0].DB_MAX_OUTPUT_PORT_TYPE
gpwm15_ctr[1] <= ctr15[1].DB_MAX_OUTPUT_PORT_TYPE
gpwm15_ctr[2] <= ctr15[2].DB_MAX_OUTPUT_PORT_TYPE
gpwm15_ctr[3] <= ctr15[3].DB_MAX_OUTPUT_PORT_TYPE
gpwm15_ctr[4] <= ctr15[4].DB_MAX_OUTPUT_PORT_TYPE
gpwm15_ctr[5] <= ctr15[5].DB_MAX_OUTPUT_PORT_TYPE
gpwm15_ctr[6] <= ctr15[6].DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst19
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst20
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst21
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst22
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst23
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst24
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst25
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst26
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst28
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst27
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst29
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst30
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst31
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst32
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst33
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|div:inst57
clk10k => cnt[6].CLK
clk10k => cnt[5].CLK
clk10k => cnt[4].CLK
clk10k => cnt[3].CLK
clk10k => cnt[2].CLK
clk10k => cnt[1].CLK
clk10k => cnt[0].CLK
clk10k => pwm~reg0.CLK
ctr[0] => LessThan0.IN7
ctr[1] => LessThan0.IN6
ctr[2] => LessThan0.IN5
ctr[3] => LessThan0.IN4
ctr[4] => LessThan0.IN3
ctr[5] => LessThan0.IN2
ctr[6] => LessThan0.IN1
pwm <= pwm~reg0.DB_MAX_OUTPUT_PORT_TYPE


|ctr|bslect:inst60
clk10k => ~NO_FANOUT~
color[0] => Equal0.IN0
color[1] => Equal0.IN1
key2 => branch[3].CLK
key2 => branch[2].CLK
key2 => branch[1].CLK
key2 => branch[0].CLK
key3 => ctr0[6].CLK
key3 => ctr0[5].CLK
key3 => ctr0[4].CLK
key3 => ctr0[3].CLK
key3 => ctr0[2].CLK
key3 => ctr0[1].CLK
key3 => ctr0[0].CLK
key3 => ctr1[6].CLK
key3 => ctr1[5].CLK
key3 => ctr1[4].CLK
key3 => ctr1[3].CLK
key3 => ctr1[2].CLK
key3 => ctr1[1].CLK
key3 => ctr1[0].CLK
key3 => ctr2[6].CLK
key3 => ctr2[5].CLK
key3 => ctr2[4].CLK
key3 => ctr2[3].CLK
key3 => ctr2[2].CLK
key3 => ctr2[1].CLK
key3 => ctr2[0].CLK
key3 => ctr3[6].CLK
key3 => ctr3[5].CLK
key3 => ctr3[4].CLK
key3 => ctr3[3].CLK
key3 => ctr3[2].CLK
key3 => ctr3[1].CLK
key3 => ctr3[0].CLK
key3 => ctr4[6].CLK
key3 => ctr4[5].CLK
key3 => ctr4[4].CLK
key3 => ctr4[3].CLK
key3 => ctr4[2].CLK
key3 => ctr4[1].CLK
key3 => ctr4[0].CLK
key3 => ctr5[6].CLK
key3 => ctr5[5].CLK
key3 => ctr5[4].CLK
key3 => ctr5[3].CLK
key3 => ctr5[2].CLK
key3 => ctr5[1].CLK
key3 => ctr5[0].CLK
key3 => ctr6[6].CLK
key3 => ctr6[5].CLK
key3 => ctr6[4].CLK
key3 => ctr6[3].CLK
key3 => ctr6[2].CLK
key3 => ctr6[1].CLK
key3 => ctr6[0].CLK
key3 => ctr7[6].CLK
key3 => ctr7[5].CLK
key3 => ctr7[4].CLK
key3 => ctr7[3].CLK
key3 => ctr7[2].CLK
key3 => ctr7[1].CLK
key3 => ctr7[0].CLK
key3 => ctr8[6].CLK
key3 => ctr8[5].CLK
key3 => ctr8[4].CLK
key3 => ctr8[3].CLK
key3 => ctr8[2].CLK
key3 => ctr8[1].CLK
key3 => ctr8[0].CLK
key3 => ctr9[6].CLK
key3 => ctr9[5].CLK
key3 => ctr9[4].CLK
key3 => ctr9[3].CLK
key3 => ctr9[2].CLK
key3 => ctr9[1].CLK
key3 => ctr9[0].CLK
key3 => ctr10[6].CLK
key3 => ctr10[5].CLK
key3 => ctr10[4].CLK
key3 => ctr10[3].CLK
key3 => ctr10[2].CLK
key3 => ctr10[1].CLK
key3 => ctr10[0].CLK
key3 => ctr11[6].CLK