dds.fit.rpt

这是一个用vhdl语言实现dds的例子

+-----------------------------------+
; Non-Global High Fan-Out Signals   ;
+-------------------------+---------+
; Name                    ; Fan-Out ;
+-------------------------+---------+
; add:inst|back[15]       ; 2       ;
; add:inst|back[14]       ; 2       ;
; add:inst|back[13]       ; 2       ;
; add:inst|back[12]       ; 2       ;
; add:inst|back[11]       ; 2       ;
; add:inst|back[10]       ; 2       ;
; add:inst|back[9]        ; 2       ;
; add:inst|back[8]        ; 2       ;
; add:inst|adda[7]~feeder ; 1       ;
; add:inst|adda[6]~feeder ; 1       ;
; add:inst|adda[4]~feeder ; 1       ;
; add:inst|adda[3]~feeder ; 1       ;
; add:inst|adda[2]~feeder ; 1       ;
; add:inst|adda[1]~feeder ; 1       ;
; m[0]                    ; 1       ;
; m[1]                    ; 1       ;
; m[2]                    ; 1       ;
; m[3]                    ; 1       ;
; m[4]                    ; 1       ;
; m[5]                    ; 1       ;
; m[6]                    ; 1       ;
; m[7]                    ; 1       ;
; add:inst|back[15]~71    ; 1       ;
; add:inst|back[14]~94    ; 1       ;
; add:inst|back[14]~70    ; 1       ;
; add:inst|back[13]~93    ; 1       ;
; add:inst|back[13]~69    ; 1       ;
; add:inst|back[12]~92    ; 1       ;
; add:inst|back[12]~68    ; 1       ;
; add:inst|back[11]~91    ; 1       ;
; add:inst|back[11]~67    ; 1       ;
; add:inst|back[10]~90    ; 1       ;
; add:inst|back[10]~66    ; 1       ;
; add:inst|back[9]~89     ; 1       ;
; add:inst|back[9]~65     ; 1       ;
; add:inst|back[8]~88     ; 1       ;
; add:inst|back[8]~64     ; 1       ;
; add:inst|back[7]~87     ; 1       ;
; add:inst|back[7]~72     ; 1       ;
; add:inst|back[6]~86     ; 1       ;
; add:inst|back[6]~73     ; 1       ;
; add:inst|back[5]~85     ; 1       ;
; add:inst|back[5]~74     ; 1       ;
; add:inst|back[4]~84     ; 1       ;
; add:inst|back[4]~75     ; 1       ;
; add:inst|back[3]~83     ; 1       ;
; add:inst|back[3]~76     ; 1       ;
; add:inst|back[2]~82     ; 1       ;
; add:inst|back[2]~77     ; 1       ;
; add:inst|back[1]~81     ; 1       ;
+-------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+------------+
; Name                                                                                  ; Type ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF       ; Location   ;
+---------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+------------+
; rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; 256          ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2560 ; 256                         ; 10                          ; --                          ; --                          ; 2560                ; 1    ; rom10.mif ; M4K_X27_Y9 ;
+---------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 34 / 26,052 ( < 1 % ) ;
; C16 interconnects          ; 0 / 1,156 ( 0 % )     ;
; C4 interconnects           ; 26 / 17,952 ( < 1 % ) ;
; Direct links               ; 14 / 26,052 ( < 1 % ) ;
; Global clocks              ; 1 / 8 ( 13 % )        ;
; Local interconnects        ; 16 / 8,256 ( < 1 % )  ;
; R24 interconnects          ; 0 / 1,020 ( 0 % )     ;
; R4 interconnects           ; 30 / 22,440 ( < 1 % ) ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 12.00) ; Number of LABs  (Total = 2) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 0                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 1                           ;
; 9                                           ; 0                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 0                           ;
; 14                                          ; 0                           ;
; 15                                          ; 0                           ;
; 16                                          ; 1                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.00) ; Number of LABs  (Total = 2) ;
+------------------------------------+-----------------------------+
; 1 Clock                            ; 2                           ;
+------------------------------------+-----------------------------+


+-------------