📄 dds.sim.rpt
字号:
; Coverage Summary ;
+-----------------------------------------------------+--------------+
; Type ; Value ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage ; 47.25 % ;
; Total nodes checked ; 67 ;
; Total output ports checked ; 91 ;
; Total output ports with complete 1/0-value coverage ; 43 ;
; Total output ports with no 1/0-value coverage ; 41 ;
; Total output ports with no 1-value coverage ; 41 ;
; Total output ports with no 0-value coverage ; 48 ;
+-----------------------------------------------------+--------------+
The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage ;
+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+
; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[0] ; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[0] ; portadataout0 ;
; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[0] ; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[1] ; portadataout1 ;
; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[0] ; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[2] ; portadataout2 ;
; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[0] ; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[3] ; portadataout3 ;
; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[0] ; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[4] ; portadataout4 ;
; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[0] ; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[5] ; portadataout5 ;
; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[0] ; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[6] ; portadataout6 ;
; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[0] ; |dds|rom01:inst1|altsyncram:altsyncram_component|altsyncram_t431:auto_generated|q_a[7] ; portadataout7 ;
; |dds|add:inst|adda[0] ; |dds|add:inst|adda[0] ; regout ;
; |dds|add:inst|adda[1] ; |dds|add:inst|adda[1] ; regout ;
; |dds|add:inst|adda[2] ; |dds|add:inst|adda[2] ; regout ;
; |dds|add:inst|adda[3] ; |dds|add:inst|adda[3] ; regout ;
; |dds|add:inst|back[8] ; |dds|add:inst|back[8] ; regout ;
; |dds|add:inst|back[9] ; |dds|add:inst|back[9] ; regout ;
; |dds|add:inst|back[10] ; |dds|add:inst|back[10] ; regout ;
; |dds|add:inst|back[11] ; |dds|add:inst|back[11] ; regout ;
; |dds|add:inst|back[7] ; |dds|add:inst|back[7] ; regout ;
; |dds|add:inst|back[7]~72 ; |dds|add:inst|back[7]~72 ; combout ;
; |dds|add:inst|back[7]~72 ; |dds|add:inst|back[7]~87 ; cout ;
; |dds|add:inst|back[8]~64 ; |dds|add:inst|back[8]~64 ; combout ;
; |dds|add:inst|back[8]~64 ; |dds|add:inst|back[8]~88 ; cout ;
; |dds|add:inst|back[9]~65 ; |dds|add:inst|back[9]~65 ; combout ;
; |dds|add:inst|back[9]~65 ; |dds|add:inst|back[9]~89 ; cout ;
; |dds|add:inst|back[10]~66 ; |dds|add:inst|back[10]~66 ; combout ;
; |dds|add:inst|back[10]~66 ; |dds|add:inst|back[10]~90 ; cout ;
; |dds|add:inst|back[11]~67 ; |dds|add:inst|back[11]~67 ; combout ;
; |dds|add:inst|back[11]~67 ; |dds|add:inst|back[11]~91 ; cout ;
; |dds|add:inst|back[12]~68 ; |dds|add:inst|back[12]~68 ; combout ;
; |dds|add:inst|back[12]~68 ; |dds|add:inst|back[12]~92 ; cout ;
; |dds|add:inst|back[13]~69 ; |dds|add:inst|back[13]~69 ; combout ;
; |dds|clk ; |dds|clk ; combout ;
; |dds|out[7] ; |dds|out[7] ; padio ;
; |dds|out[6] ; |dds|out[6] ; padio ;
; |dds|out[5] ; |dds|out[5] ; padio ;
; |dds|out[4] ; |dds|out[4] ; padio ;
; |dds|out[3] ; |dds|out[3] ; padio ;
; |dds|out[2] ; |dds|out[2] ; padio ;
; |dds|out[1] ; |dds|out[1] ; padio ;
; |dds|out[0] ; |dds|out[0] ; padio ;
; |dds|clk~clkctrl ; |dds|clk~clkctrl ; outclk ;
; |dds|add:inst|adda[1]~feeder ; |dds|add:inst|adda[1]~feeder ; combout ;
; |dds|add:inst|adda[2]~feeder ; |dds|add:inst|adda[2]~feeder ; combout ;
; |dds|add:inst|adda[3]~feeder ; |dds|add:inst|adda[3]~feeder ; combout ;
+----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+------------------+
The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------+
; Missing 1-Value Coverage ;
+------------------------------+------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+------------------------------+------------------------------+------------------+
; |dds|add:inst|adda[5] ; |dds|add:inst|adda[5] ; regout ;
; |dds|add:inst|adda[6] ; |dds|add:inst|adda[6] ; regout ;
; |dds|add:inst|adda[7] ; |dds|add:inst|adda[7] ; regout ;
; |dds|add:inst|back[13] ; |dds|add:inst|back[13] ; regout ;
; |dds|add:inst|back[14] ; |dds|add:inst|back[14] ; regout ;
; |dds|add:inst|back[15] ; |dds|add:inst|back[15] ; regout ;
; |dds|add:inst|back[6] ; |dds|add:inst|back[6] ; regout ;
; |dds|add:inst|back[5] ; |dds|add:inst|back[5] ; regout ;
; |dds|add:inst|back[4] ; |dds|add:inst|back[4] ; regout ;
; |dds|add:inst|back[3] ; |dds|add:inst|back[3] ; regout ;
; |dds|add:inst|back[2] ; |dds|add:inst|back[2] ; regout ;
; |dds|add:inst|back[1] ; |dds|add:inst|back[1] ; regout ;
; |dds|add:inst|back[0] ; |dds|add:inst|back[0] ; regout ;
; |dds|add:inst|back[0]~79 ; |dds|add:inst|back[0]~79 ; combout ;
; |dds|add:inst|back[0]~79 ; |dds|add:inst|back[0]~80 ; cout ;
; |dds|add:inst|back[1]~78 ; |dds|add:inst|back[1]~78 ; combout ;
; |dds|add:inst|back[1]~78 ; |dds|add:inst|back[1]~81 ; cout ;
; |dds|add:inst|back[2]~77 ; |dds|add:inst|back[2]~77 ; combout ;
; |dds|add:inst|back[2]~77 ; |dds|add:inst|back[2]~82 ; cout ;
; |dds|add:inst|back[3]~76 ; |dds|add:inst|back[3]~76 ; combout ;
; |dds|add:inst|back[3]~76 ; |dds|add:inst|back[3]~83 ; cout ;
; |dds|add:inst|back[4]~75 ; |dds|add:inst|back[4]~75 ; combout ;
; |dds|add:inst|back[4]~75 ; |dds|add:inst|back[4]~84 ; cout ;
; |dds|add:inst|back[5]~74 ; |dds|add:inst|back[5]~74 ; combout ;
; |dds|add:inst|back[5]~74 ; |dds|add:inst|back[5]~85 ; cout ;
; |dds|add:inst|back[6]~73 ; |dds|add:inst|back[6]~73 ; combout ;
; |dds|add:inst|back[6]~73 ; |dds|add:inst|back[6]~86 ; cout ;
; |dds|add:inst|back[13]~69 ; |dds|add:inst|back[13]~93 ; cout ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -