📄 i8255a.pin
字号:
-- Copyright (C) 1991-2006 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole purpose of
-- programming logic devices manufactured by Altera and sold by
-- Altera or its authorized distributors. Please refer to the
-- applicable agreement for further details.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCC : Dedicated power pin, which MUST be connected to VCC.
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
-- NON_MIGRATABLE: This pin cannot be migrated.
---------------------------------------------------------------------------------
Quartus II Version 6.0 Build 178 04/27/2006 SJ Full Version
CHIP "i8255a" ASSIGNED TO AN: EPM7128SLC84-15
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
GND+ : 1 : : : : :
GND+ : 2 : : : : :
VCCINT : 3 : power : : 5.0V : :
pch[0] : 4 : bidir : TTL : : : N
pch[2] : 5 : bidir : TTL : : : N
pch[1] : 6 : bidir : TTL : : : N
GND : 7 : gnd : : : :
pch[3] : 8 : bidir : TTL : : : N
SA : 9 : output : TTL : : : N
PB[2] : 10 : bidir : TTL : : : N
PB[1] : 11 : bidir : TTL : : : N
SB : 12 : output : TTL : : : N
VCCIO : 13 : power : : 5.0V : :
TDI : 14 : input : TTL : : : N
pcl[0] : 15 : bidir : TTL : : : N
pcl[2] : 16 : bidir : TTL : : : N
pcl[1] : 17 : bidir : TTL : : : N
SCh : 18 : output : TTL : : : N
GND : 19 : gnd : : : :
pcl[3] : 20 : bidir : TTL : : : N
PA[1] : 21 : bidir : TTL : : : N
PA[2] : 22 : bidir : TTL : : : N
TMS : 23 : input : TTL : : : N
Data[7] : 24 : bidir : TTL : : : N
PB[0] : 25 : bidir : TTL : : : N
VCCIO : 26 : power : : 5.0V : :
SCl : 27 : output : TTL : : : N
PA[0] : 28 : bidir : TTL : : : N
PB[7] : 29 : bidir : TTL : : : N
Data[0] : 30 : bidir : TTL : : : N
PA[7] : 31 : bidir : TTL : : : N
GND : 32 : gnd : : : :
PB[6] : 33 : bidir : TTL : : : N
PA[6] : 34 : bidir : TTL : : : N
PA[5] : 35 : bidir : TTL : : : N
PB[5] : 36 : bidir : TTL : : : N
PB[4] : 37 : bidir : TTL : : : N
VCCIO : 38 : power : : 5.0V : :
PA[4] : 39 : bidir : TTL : : : N
PA[3] : 40 : bidir : TTL : : : N
PB[3] : 41 : bidir : TTL : : : N
GND : 42 : gnd : : : :
VCCINT : 43 : power : : 5.0V : :
Data[3] : 44 : bidir : TTL : : : N
Data[2] : 45 : bidir : TTL : : : N
Data[5] : 46 : bidir : TTL : : : N
GND : 47 : gnd : : : :
Data[4] : 48 : bidir : TTL : : : N
Data[6] : 49 : bidir : TTL : : : N
Data[1] : 50 : bidir : TTL : : : N
AD[1] : 51 : input : TTL : : : N
AD[0] : 52 : input : TTL : : : N
VCCIO : 53 : power : : 5.0V : :
RESERVED : 54 : : : : :
RESERVED : 55 : : : : :
RESERVED : 56 : : : : :
RESERVED : 57 : : : : :
RESERVED : 58 : : : : :
GND : 59 : gnd : : : :
RESERVED : 60 : : : : :
RD : 61 : input : TTL : : : N
TCK : 62 : input : TTL : : : N
RESERVED : 63 : : : : :
RESERVED : 64 : : : : :
RESERVED : 65 : : : : :
VCCIO : 66 : power : : 5.0V : :
RESERVED : 67 : : : : :
RESET : 68 : input : TTL : : : N
RESERVED : 69 : : : : :
RESERVED : 70 : : : : :
TDO : 71 : output : TTL : : : N
GND : 72 : gnd : : : :
RESERVED : 73 : : : : :
RESERVED : 74 : : : : :
RESERVED : 75 : : : : :
RESERVED : 76 : : : : :
RESERVED : 77 : : : : :
VCCIO : 78 : power : : 5.0V : :
RESERVED : 79 : : : : :
RESERVED : 80 : : : : :
CS : 81 : input : TTL : : : N
GND : 82 : gnd : : : :
WR : 83 : input : TTL : : : N
GND+ : 84 : : : : :
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -