i8255a.fit.rpt

使用CPLD7128

+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 1                    ; 0                 ; 0                 ; 1     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+--------------------------------------------------------------------+
; Dedicated Inputs I/O                                               ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; WR   ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |i8255A                    ; 45         ; 46   ; |i8255A             ;
+----------------------------+------------+------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                        ;
+---------+----------+---------+----------------------+--------+----------------------+------------------+
; Name    ; Location ; Fan-Out ; Usage                ; Global ; Global Resource Used ; Global Line Name ;
+---------+----------+---------+----------------------+--------+----------------------+------------------+
; AD[0]   ; PIN_52   ; 46      ; Clock enable         ; no     ; --                   ; --               ;
; AD[1]   ; PIN_51   ; 46      ; Clock enable         ; no     ; --                   ; --               ;
; CS      ; PIN_81   ; 37      ; Clock enable         ; no     ; --                   ; --               ;
; Data[7] ; PIN_24   ; 14      ; Clock enable         ; no     ; --                   ; --               ;
; RESET   ; PIN_68   ; 28      ; Async. clear, Preset ; no     ; --                   ; --               ;
; StateA  ; LC8      ; 17      ; Clock enable         ; no     ; --                   ; --               ;
; StateB  ; LC3      ; 17      ; Clock enable         ; no     ; --                   ; --               ;
; WR      ; PIN_83   ; 28      ; Clock                ; yes    ; On                   ; --               ;
+---------+----------+---------+----------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; WR   ; PIN_83   ; 28      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------+--------------+
; Name             ; Fan-Out      ;
+------------------+--------------+
; AD[1]            ; 46           ;
; AD[0]            ; 46           ;
; CS               ; 37           ;
; RESET            ; 28           ;
; StateA           ; 17           ;
; StateB           ; 17           ;
; Data[7]~0        ; 14           ;
; Data[3]~4        ; 11           ;
; Data[1]~6        ; 11           ;
; Data[2]~5        ; 10           ;
; RD               ; 9            ;
; StateCLo         ; 9            ;
; comb_768~16      ; 9            ;
; StateCHi         ; 9            ;
; Mux33~47         ; 6            ;
; Data[4]~3        ; 4            ;
; Data[0]~7        ; 4            ;
; Data[6]~1        ; 3            ;
; Data[5]~2        ; 3            ;
; Mux33~20sexpand0 ; 3            ;
; Data[6]$latch~16 ; 2            ;
; Data[5]$latch~16 ; 2            ;
; Data[4]$latch~16 ; 2            ;
; Data[1]$latch~16 ; 2            ;
; RegCLoOut[1]     ; 2            ;
; Data[0]$latch~16 ; 2            ;
; RegCHiOut[1]     ; 2            ;
; RegCHiOut[0]     ; 2            ;
; RegCLoOut[0]     ; 2            ;
; Data[2]$latch~16 ; 2            ;
; RegCLoOut[2]     ; 2            ;
; Data[3]$latch~16 ; 2            ;
; RegCLoOut[3]     ; 2            ;
; RegCHiOut[2]     ; 2            ;
; Data[7]$latch~16 ; 2            ;
; RegCHiOut[3]     ; 2            ;
; pcl[3]~0         ; 1            ;
; pcl[2]~1         ; 1            ;
; pcl[1]~2         ; 1            ;
; pcl[0]~3         ; 1            ;
; pch[3]~0         ; 1            ;
; pch[2]~1         ; 1            ;
; pch[1]~2         ; 1            ;
; pch[0]~3         ; 1            ;
; PB[7]~0          ; 1            ;
; PB[6]~1          ; 1            ;
; PB[5]~2          ; 1            ;
; PB[4]~3          ; 1            ;
; PB[3]~4          ; 1            ;
; PB[2]~5          ; 1            ;
+------------------+--------------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 5 / 6 ( 83 % )    ;
; PIA buffers                ; 93 / 288 ( 32 % ) ;
; PIAs                       ; 96 / 288 ( 33 % ) ;
+----------------------------+-------------------+