period_led.v

来自「LED周期闪烁」· Verilog 代码 · 共 17 行

module period_led(LED,CLK);
input CLK;
output[7:0] LED;
reg [7:0] LED;
reg [23:0] counter;
    
always @(posedge CLK)                //在时钟负延跳变，也就是计数什么的
    begin
         counter<=counter+1;            //计数器加1
         if(counter==24'b1001_1000_1001_0110_0111_1111)    //这个数就是25000000
         begin
                LED<=~LED;        //求反，闪烁
                counter<=0;        //重新计数
         end
    end
endmodule