clk_3d.sta.summary

来自「一个1.5分频的VHDL程序,经过编译和仿真.」· SUMMARY 代码 · 共 14 行

SUMMARY
14 行
字号 
------------------------------------------------------------
TimeQuest Timing Analyzer Summary
------------------------------------------------------------

Type  : Setup 'clk'
Slack : -0.061
TNS   : -0.119

Type  : Hold 'clk'
Slack : 0.817
TNS   : 0.000

------------------------------------------------------------

clk_3d.sta.summary - 源码说明

本页面展示了「一个1.5分频的VHDL程序,经过编译和仿真.」中的 clk_3d.sta.summary 源码文件，采用 SUMMARY 编程语言编写，共 14 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与VHDL相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?