📄 dzxs.fit.rpt
字号:
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 39 ;
; -- 3 input functions ; 9 ;
; -- 2 input functions ; 64 ;
; -- 1 input functions ; 8 ;
; -- 0 input functions ; 0 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 89 ;
; -- arithmetic mode ; 31 ;
; -- qfbk mode ; 4 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 3 ;
; -- asynchronous clear/load mode ; 0 ;
; ; ;
; Total LABs ; 13 / 291 ( 4 % ) ;
; Logic elements in carry chains ; 32 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 21 / 104 ( 20 % ) ;
; -- Clock pins ; 0 / 2 ( 0 % ) ;
; Global signals ; 1 ;
; M4Ks ; 0 / 13 ( 0 % ) ;
; Total memory bits ; 0 / 59,904 ( 0 % ) ;
; Total RAM block bits ; 0 / 59,904 ( 0 % ) ;
; Global clocks ; 1 / 8 ( 12 % ) ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 38 ;
; Total fan-out ; 404 ;
; Average fan-out ; 2.83 ;
+---------------------------------------------+---------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk ; 123 ; 2 ; 18 ; 14 ; 1 ; 38 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; hang[0] ; 40 ; 4 ; 4 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[10] ; 54 ; 4 ; 12 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[11] ; 55 ; 4 ; 16 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[12] ; 67 ; 4 ; 22 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[13] ; 68 ; 4 ; 22 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[14] ; 69 ; 4 ; 24 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[15] ; 70 ; 4 ; 24 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[1] ; 41 ; 4 ; 6 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[2] ; 42 ; 4 ; 6 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[3] ; 47 ; 4 ; 8 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[4] ; 48 ; 4 ; 8 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[5] ; 49 ; 4 ; 8 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[6] ; 50 ; 4 ; 10 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[7] ; 51 ; 4 ; 10 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[8] ; 52 ; 4 ; 12 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; hang[9] ; 53 ; 4 ; 12 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; lei[0] ; 71 ; 4 ; 26 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; lei[1] ; 72 ; 4 ; 26 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; lei[2] ; 58 ; 4 ; 18 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; lei[3] ; 59 ; 4 ; 18 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 2 / 22 ( 9 % ) ; 3.3V ; -- ;
; 2 ; 1 / 28 ( 3 % ) ; 3.3V ; -- ;
; 3 ; 0 / 26 ( 0 % ) ; 3.3V ; -- ;
; 4 ; 20 / 28 ( 71 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1 ; 0 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 2 ; 1 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 3 ; 2 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 4 ; 3 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 5 ; 4 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 6 ; 5 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 7 ; 6 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 8 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 9 ; ; ; GND ; gnd ; ; ; -- ; ;
; 10 ; 7 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 11 ; 8 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 12 ; 9 ; 1 ; *~nCSO~ / GND* ; output ; LVTTL ; ; Row I/O ; N ;
; 13 ; 10 ; 1 ; ^DATA0 ; input ; ; ; -- ; ;
; 14 ; 11 ; 1 ; ^nCONFIG ; ; ; ; -- ; ;
; 15 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; ;
; 16 ; 12 ; 1 ; GND+ ; ; ; ; Row I/O ; ;
; 17 ; 13 ; 1 ; GND+ ; ; ; ; Row I/O ; ;
; 18 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ;
; 19 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; ;
; 20 ; 14 ; 1 ; ^nCEO ; ; ; ; -- ; ;
; 21 ; 15 ; 1 ; ^nCE ; ; ; ; -- ; ;
; 22 ; 16 ; 1 ; ^MSEL0 ; ; ; ; -- ; ;
; 23 ; 17 ; 1 ; ^MSEL1 ; ; ; ; -- ; ;
; 24 ; 18 ; 1 ; ^DCLK ; bidir ; ; ; -- ; ;
; 25 ; 19 ; 1 ; *~ASDO~ / GND* ; output ; LVTTL ; ; Row I/O ; N ;
; 26 ; 20 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 27 ; 21 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 28 ; 22 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 29 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 30 ; ; ; GND ; gnd ; ; ; -- ; ;
; 31 ; 23 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 32 ; 24 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 33 ; 25 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 34 ; 26 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 35 ; 27 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 36 ; 28 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 37 ; 29 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ;
; 38 ; 30 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ;
; 39 ; 31 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ;
; 40 ; 32 ; 4 ; hang[0] ; output ; LVTTL ; ; Column I/O ; Y ;
; 41 ; 33 ; 4 ; hang[1] ; output ; LVTTL ; ; Column I/O ; Y ;
; 42 ; 34 ; 4 ; hang[2] ; output ; LVTTL ; ; Column I/O ; Y ;
; 43 ; ; ; GND ; gnd ; ; ; -- ; ;
; 44 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ;
; 45 ; ; ; GND ; gnd ; ; ; -- ; ;
; 46 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
; 47 ; 35 ; 4 ; hang[3] ; output ; LVTTL ; ; Column I/O ; Y ;
; 48 ; 36 ; 4 ; hang[4] ; output ; LVTTL ; ; Column I/O ; Y ;
; 49 ; 37 ; 4 ; hang[5] ; output ; LVTTL ; ; Column I/O ; Y ;
; 50 ; 38 ; 4 ; hang[6] ; output ; LVTTL ; ; Column I/O ; Y ;
; 51 ; 39 ; 4 ; hang[7] ; output ; LVTTL ; ; Column I/O ; Y ;
; 52 ; 40 ; 4 ; hang[8] ; output ; LVTTL ; ; Column I/O ; Y ;
; 53 ; 41 ; 4 ; hang[9] ; output ; LVTTL ; ; Column I/O ; Y ;
; 54 ; 42 ; 4 ; hang[10] ; output ; LVTTL ; ; Column I/O ; Y ;
; 55 ; 43 ; 4 ; hang[11] ; output ; LVTTL ; ; Column I/O ; Y ;
; 56 ; 44 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ;
; 57 ; 45 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ;
; 58 ; 46 ; 4 ; lei[2] ; output ; LVTTL ; ; Column I/O ; Y ;
; 59 ; 47 ; 4 ; lei[3] ; output ; LVTTL ; ; Column I/O ; Y ;
; 60 ; 48 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ;
; 61 ; 49 ; 4 ; RESERVED_INPUT ; ; ; ; Column I/O ; ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -