⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 codeloc1k.fit.rpt

📁 实现电子密码锁的各项功能,经过编译和仿真
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                             ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name         ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------+
; |codelock1                 ; 41 (2)      ; 29           ; 0           ; 32   ; 0            ; 12 (2)       ; 12 (0)            ; 17 (0)           ; 5 (0)           ; |codelock1                  ;
;    |Reg1:inst|             ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; |codelock1|Reg1:inst        ;
;    |Reg2:inst1|            ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; |codelock1|Reg2:inst1       ;
;    |cnt10:inst5|           ; 8 (8)       ; 5            ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; |codelock1|cnt10:inst5      ;
;    |cnt1:inst13|           ; 2 (2)       ; 2            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |codelock1|cnt1:inst13      ;
;    |cnt30:inst6|           ; 7 (7)       ; 6            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 5 (5)           ; |codelock1|cnt30:inst6      ;
;    |compare8:inst3|        ; 3 (3)       ; 0            ; 0           ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |codelock1|compare8:inst3   ;
;    |or88:inst2|            ; 2 (2)       ; 0            ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |codelock1|or88:inst2       ;
;    |police111:inst12|      ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |codelock1|police111:inst12 ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; clk7      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; clk4      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; q_temp[1] ; Input    ; ON            ; ON            ; --                    ; --  ;
; q_temp[7] ; Input    ; ON            ; ON            ; --                    ; --  ;
; q_temp[0] ; Input    ; ON            ; ON            ; --                    ; --  ;
; q_temp[5] ; Input    ; ON            ; ON            ; --                    ; --  ;
; q_temp[3] ; Input    ; ON            ; ON            ; --                    ; --  ;
; q_temp[4] ; Input    ; ON            ; ON            ; --                    ; --  ;
; q_temp[6] ; Input    ; ON            ; ON            ; --                    ; --  ;
; q_temp[2] ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk2      ; Input    ; ON            ; ON            ; --                    ; --  ;
; q[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk1      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; q[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; q[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; q[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; q[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; q[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; q[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; q[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; fa        ; Output   ; --            ; --            ; --                    ; --  ;
; fb        ; Output   ; --            ; --            ; --                    ; --  ;
; police11  ; Output   ; --            ; --            ; --                    ; --  ;
; c[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; c[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; c[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; c[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; d[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; d[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; d[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; d[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; d[0]      ; Output   ; --            ; --            ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------+
; Pad To Core Delay Chain Fanout                          ;
+---------------------------+-------------------+---------+
; Source Pin / Fanout       ; Pad To Core Index ; Setting ;
+---------------------------+-------------------+---------+
; clk7                      ;                   ;         ;
; clk4                      ;                   ;         ;
; q_temp[1]                 ;                   ;         ;
;      - or88:inst2|qout~46 ; 1                 ; ON      ;
;      - Reg2:inst1|b[1]    ; 1                 ; ON      ;
; q_temp[7]                 ;                   ;         ;
;      - Reg2:inst1|b[7]    ; 1                 ; ON      ;
;      - or88:inst2|qout~46 ; 1                 ; ON      ;
; q_temp[0]                 ;                   ;         ;
;      - or88:inst2|qout~46 ; 1                 ; ON      ;
;      - Reg2:inst1|b[0]    ; 1                 ; ON      ;
; q_temp[5]                 ;                   ;         ;
;      - Reg2:inst1|b[5]    ; 1                 ; ON      ;
;      - or88:inst2|qout~46 ; 1                 ; ON      ;
; q_temp[3]                 ;                   ;         ;
;      - or88:inst2|qout~47 ; 1                 ; ON      ;
;      - Reg2:inst1|b[3]    ; 1                 ; ON      ;
; q_temp[4]                 ;                   ;         ;
;      - Reg2:inst1|b[4]    ; 0                 ; ON      ;
;      - or88:inst2|qout~47 ; 0                 ; ON      ;
; q_temp[6]                 ;                   ;         ;
;      - or88:inst2|qout~47 ; 0                 ; ON      ;
;      - Reg2:inst1|b[6]    ; 0                 ; ON      ;
; q_temp[2]                 ;                   ;         ;
;      - Reg2:inst1|b[2]    ; 0                 ; ON      ;
;      - or88:inst2|qout~47 ; 0                 ; ON      ;
; clk2                      ;                   ;         ;
;      - Reg2:inst1|b[5]    ; 0                 ; ON      ;
;      - Reg2:inst1|b[4]    ; 0                 ; ON      ;
;      - Reg2:inst1|b[2]    ; 0                 ; ON      ;
;      - Reg2:inst1|b[7]    ; 0                 ; ON      ;
;      - cnt1:inst13|ccout  ; 0                 ; ON      ;
;      - inst10             ; 0                 ; ON      ;
;      - Reg2:inst1|b[1]    ; 0                 ; ON      ;
;      - Reg2:inst1|b[0]    ; 0                 ; ON      ;
;      - Reg2:inst1|b[3]    ; 0                 ; ON      ;
;      - Reg2:inst1|b[6]    ; 0                 ; ON      ;
; q[7]                      ;                   ;         ;
;      - Reg1:inst|a[7]     ; 0                 ; ON      ;
; clk1                      ;                   ;         ;
;      - Reg1:inst|a[6]     ; 1                 ; OFF     ;
;      - Reg1:inst|a[5]     ; 1                 ; OFF     ;
;      - Reg1:inst|a[4]     ; 1                 ; OFF     ;
;      - Reg1:inst|a[3]     ; 1                 ; OFF     ;
;      - Reg1:inst|a[2]     ; 1                 ; OFF     ;
;      - Reg1:inst|a[1]     ; 1                 ; OFF     ;
;      - Reg1:inst|a[0]     ; 1                 ; OFF     ;
;      - Reg1:inst|a[7]     ; 1                 ; OFF     ;
; q[1]                      ;                   ;         ;
;      - Reg1:inst|a[1]     ; 0                 ; ON      ;
; q[5]                      ;                   ;         ;
;      - Reg1:inst|a[5]     ; 0          

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -